Nowa rodzina koprocesorów do szyfrowania i kompresji danych

Zaprojektowano je z myślą o zastosowaniach związanych z przetwarzaniem dużych ilości danych np. w systemach pamięci masowych, kontrolerach ADC, klastrach komputerowych czy bramkach dostępowych. W tego typu zastosowaniach pozwalają one wyeliminować lub ograniczyć efekt występowania tzw. wąskich gardeł dzięki zastosowaniu kompresji. Obsługują różne algorytmy szyfrowania symetrycznego i asymetrycznego.

Ważniejsze cechy koprocesorów XR9200:

• szybkość przetwarzania do 40 Gb/s z równoczesną kompresją i szyfrowaniem danych,
• szybkość kompresji do Level 9 gzip,
• do 40 tys. operacji RSA na sekundę z kluczem 2048-bitowym,
• interfejs hosta PCI Express 3.0 o przepustowości 64 Gb/s z 8 ścieżkami,
• interfejs Interlaken 40 Gb/s z obsługą zewnętrznego FPGA,
• obsługa priorytetyzacji ruchu w aplikacjach krytycznych (Class of Service),
• obsługa Single Root I/O Virtualization (SRIOV) ze 128 funkcjami wirtualnymi,
• obsługa standardów gzip, zlib, Deflate i eLZS.

Rodzina XR9200 obejmuje układy o przepustowości od 10 do 40 Gb/s. Są one dostarczane standardowo z zestawem SDK kompatybilnym również z poprzednią rodziną koprocesorów XR8200.