

Eksperymenty z FPGA (4)

W poprzedniej części dowiedzieliśmy się w jaki sposób w układzie FPGA zostaje zrealizowany najprostszy licznik. Teraz uruchomimy dwa kolejne proste projekty: uruchomimy rejestr przesuwany oraz obsłużymy enkoder inkrementalny. Przed przystąpieniem do wykonywania eksperymentów zachęcam do aktualizacji repozytorium z przykładami (na przykład poprzez wywołanie polecenia `git pull`).




Drgania styków

Podczas przełączania znajdujących się na płycie przełączników DIP-switch występują tzw. drgania styków, które powodują, że na wejściu zamiast jednego zbocza otrzymamy całą serię impulsów. Gdybyśmy chcieli zliczać liczbę włączeń to zamiast jednego zliczylibyśmy kilka albo nawet kilkadziesiąt zdarzeń.

Jednym ze sposobów rozwiązania tego problemu jest korzystanie z wartości „zatrzaśniętej” w rejestrze. Jej wartość będziemy aktualizować tylko wtedy, gdy stan wejścia nie ulegnie zmianie przez zadany czas [1]. Schemat takiego układu pokazano na **rysunku 1**. Wejściowy rejestr na każdym narastającym zboczu zegara zapisuje stan z wejścia D. Dzięki temu na jego wejściu mamy aktualną, a na wyjściu poprzednią wartość. Jeżeli jest ona stabilna oba wejścia bramki ex-or będą miały taką samą wartość. Zmiana stanu wejściowego spowoduje, że przez jeden cykl będą się one różnić, co pociągnie wystawienie na jej wyjściu jedynki logicznej i reset licznika. Gdy jednak stała wartość utrzyma się dostatecznie długo doliczy on w końcu do wartości 2^N-1 , (przy założeniu, że ma on długość N). Nastąpi wtedy odblokowanie trzeciego przerzutnika i wystawienie nowej wartości na wyjście Q. Jeżeli wartość wejściowa jest stała licznik będzie zliczał „w kółko”, a rejestr wyjściowy będzie aktywny przez połowę czasu. Jednak nie ma to znaczenia, ponieważ w przypadku zmiany stanu wejścia D licznik zostanie zresetowany, a na wejściu CE pojawi się stan niski, zanim nowa wartość zostanie zatrzaśnięta.

Przeglądnijmy się teraz implementacji w języku SystemVerilog (**Listing 1**). Moduł przyjmuje jeden parametr – N pozwalający na konfigurację czasu, po którym sygnał zostanie uznany za stabilny. Ze światem komunikuje się poprzez 3 wejścia: zegarowe `clk`, asynchroniczny reset `rst` i wejście sygnału `d` oraz wyjście `q`.

W liniach 23 do 27 znajduje się wejściowy przerzutnik. Na każdym narastającym zboczu stan wejścia `d` jest wpisywany do zmiennej `dr`. Bramka EX-OR jest zrealizowana w linii 29 jako logika



Rysunek 1. Schemat układu usuwającego drgania

Listing 1. Implementacja modułu tłumienia drgań (`03_shiftreg/debounce sv`)

```

10 module debounce
11 #(
12     parameter N=8
13 ) (
14     input wire clk,
15     input wire rst,
16     input wire d,
17     output logic q
18 );
19     logic [N-1:0]stable_time;
20     logic sr;
21     logic dr;
22
23     always_ff @(posedge clk or negedge rst)
24         if (!rst)
25             dr <= '0;
26         else
27             dr <= d;
28
29     assign sr = (d != dr);
30
31     always_ff @(posedge clk or negedge rst)
32         if (!rst)
33             stable_time <= '0;
34         else if (sr)
35             stable_time <= '0;
36         else
37             stable_time <= stable_time + 1;
38
39     always_ff @(posedge clk or negedge rst)
40         if (!rst)
41             q <= '0;
42         else if (stable_time[N-1])
43             q <= dr;
44 endmodule


```

asynchroniczna. Sam licznik znajduje się w liniach od 31 do 37. W kolejnych wierszach widzimy reset asynchroniczny, reset synchroniczny oraz inkrementację. Ostatnią częścią (linie 39...43) jest przerzutnik wyjściowy, który jako sygnał *clock enable* (bramkowanie zegara) używa najstarszego bitu licznika `stable_time`.

Do przetestowania działania modułu został przygotowany test bench, który znajduje się w pliku `03_shiftreg/debounce_tb sv`. Ponieważ jest podobny do tych, które znamy z poprzedniej części, nie będziemy go dokładnie analizować. Natomiast warto zapoznać się z nim we własnym zakresie. Aby go uruchomić w programie ModelSim możemy użyć skryptu `03_shiftreg/debounce_sim do`. Przechodzimy poleceniem `cd` do folderu z kodami źródłowymi i wywołujemy polecenie:

```
do ./debounce_sim.do
```

Uzyskany wynik pokazano na **rysunku 2**. Aby symulacja była krótka przyjęto `N` równe 3, czyli wejście zostaje uznane za stabilne po upływie 4 cykli zegara. Na wyniku symulacji wyraźnie widać, że sygnał `dr` jest „kopia” sygnału `d` opóźniona o jeden cykl zegara.



Rysunek 2. Wynik symulacji modułu tłumienia drgań

Listing 2. Implementacja modułu wykrywania zbocza (03_shiftreg/edge_detector.v)

```

10 module edge_detector (
11     input wire clk,
12     input wire rst,
13     input wire d,
14     output logic q
15 );
16     logic dr;
17
18     always_ff @(posedge clk or negedge rst)
19         begin
20             if (!rst) begin
21                 dr <= '0;
22                 q <= '0;
23             end else begin
24                 dr <= d;
25                 q <= d & ~dr;
26             end
27         end
28     endmodule

```

Sygnal sr przyjmuje stan wysoki gdy stan sygnału d ulegnie zmianie. Wyjście modułu q jest pokazane na samym dole rysunku.

Wykrywanie zbocza

Dysponujemy już przefiltrowanym stanem przełącznika. Jednak, aby użyć go jako sygnału zwalniającego zegar, potrzebujemy nie ciągłego sygnału, ale krótkiego (o długości jednego cyklu zegarowego) impulsu po wystąpieniu interesującego nas zbocza.

Schemat niezbędnego układu pokazano na **rysunku 3**. Pierwsza część jest analogiczna jak w poprzednim układzie filtra. Za pomocą pierwszego przerzutnika na wejście bramki podajemy aktualny i poprzedni stan sygnału wejściowego. Prezentowany układ wykrywa zbocza narastające. Oznacza to, że chcemy uzyskać stan wysoki gdy poprzednia wartość wejścia to 0, a aktualna to 1. Jak łatwo sprawdzić, taką funkcję realizuje bramka AND z zanegowanym jednym z wejść. Drugi przerzutnik nie jest niezbędny. Jego funkcją jest jedynie zapisanie aktualnego stanu. Ułatwia to późniejszą syntezę. Należy jednak pamiętać, że dodatkowy przerzutnik wprowadza opóźnienie o jeden cykl zegara.

Implementacja tego modułu jest stosunkowo krótka (**listing 2**). Wejścia i wyjścia są analogiczne jak w module debonuce. Tym razem cała logika została umieszczona w jednym bloku `always_ff`. W liniach 19...21 zrealizowany jest asynchroniczny reset. W linii 23 znajduje się przerzutnik wejściowy, a w linii 24 bramka logiczna i rejestr wyjściowy. Tak jak poprzednio możemy sprawdzić działanie modułu w symulacji, poleceniem: `do ./edge_detector_sim.do`

Wynik jest podobny do tego z **rysunku 4**. Jak łatwo zaobserwować na wyjściu q pojawiają się impulsy w momencie wykrycia zbocza narastającego na wejściu.

Rejestr przesuwny

W dwóch poprzednich modułach używaliśmy przerzutnika D do opóźnienia sygnału o jeden takt zegara. Jeśli połączymy ze sobą wejścia i wyjścia kilku (w naszym module jest ich N) przerzutników otrzymamy rejestr przesuwny. Sygnal na wyjściu ostatniego z nich będzie opóźniony o N taktów zegara względem pierwszego. Schemat takiego układu pokazano na **rysunku 5**.


Implementacja została pokazana na **listingu 3**. Parametr N określa długość rejestru przesuwного (liczbę przerzutników). Główna część logiki znajduje się w bloku `always_ff`. W liniach 22...23 zrealizowany jest reset asynchroniczny. Wykorzystujemy tutaj przypisanie wartości '0, która oznacza wektor zer o takiej długości jak ten, który znajduje się po lewej stronie przypisania (analogicznie można stworzyć wektor samych jedynek za pomocą polecenia '1).

Listing 3. Implementacja rejestru przesuwного (03_shiftreg/shift_reg.v)


```

10 module shift_reg
11 #(
12     parameter N = 8
13 ) (
14     input wire clk,
15     input wire rst,
16     input wire ce,
17     input wire d,
18     output logic [N-1:0]q
19 );
20
21     always_ff @(posedge clk or negedge rst)
22         if (!rst)
23             q <= '0;
24         else if (ce) begin
25             q[0] <= d;
26             for (int i = 1; i < N; i++)
27                 q[i] <= q[i-1];
28         end
29     endmodule


```




Rysunek 3. Schemat układu wykrywającego zbocze




Rysunek 4. Wyniki symulacji detektora zbocza



Rysunek 5. Schemat rejestru przesuwного




Rysunek 6. Symulacja działania rejestru przesuwного




Rysunek 7. Schemat rejestru przesuwного sterowanego przełącznikami

Ciekawsza jest druga część, gdzie realizujemy logikę rejestru przesuwного. Najpierw w linii 25 znajduje się przerzutnik zerowy. Następnie pozostałe N-1 przerzutników jest wygenerowanych w pętli `for`. Jednak w przeciwieństwie do języków programowania tutaj nie jest ona wykonana iteracyjnie, ale spowoduje wygenerowanie działających równoległe bloków logik. Sprawdźmy jego działanie w symulacji: `do ./shift_reg_sim.do`

Zobaczymy efekt podobny do tego, który pokazuje **rysunek 6**. Zgodnie z oczekiwaniem każde kolejne wyjście przerzutnika



Rysunek 8. Wyniki symulacji projektu z Listingu 4



Rysunek 9. Przyciski znajdź zmiany

(q[0], q[1], q[2] i q[3]) jest opóźnione o jeden takt zegara względem poprzedniego.

Łączymy całość

Zebrałiśmy już wszystkie bloki potrzebne do uruchomienia pierwszego eksperymentu. Będzie to rejestr przesuwny, którym będziemy sterować za pomocą przełączników dostępnych na płytce: jeden pozwoli na wybranie stanu wejścia D, a drugi na taktowanie poprzez zwalnianie wejścia CE na jeden cykl zegara. Sposób połączenia bloków pokazano na **rysunku 7**.

Pewnym niuansiem pominiętym w tym projekcie jest nieuwzględnienie opóźnienia wprowadzonego przez filtrację drgań (2^N+1 cykli zegara) oraz wykrywanie zbocza (1 cykl zegara). Tak więc sygnał na wejściu CE będzie opóźniony względem wejścia D o 2^N+2 cykli zegara. W naszym przypadku nie zakłóci to działania, ponieważ „opóźnienia” wprowadzone przez przesuwającego przełączniki człowieka

Listing 4. Implementacja rejestru przesuwnego sterowanego przez przełączniki (03_shiftreg/shift_reg_led.sv)

```

10 module shift_reg_led #(
11     parameter LED_N = 8
12 ) (
13     input wire clk,
14     input wire rst,
15     input wire ce_in,
16     input wire d_in,
17     output logic [LED_N-1:0]led
18 );
19 logic ce_in_r, d_in_r;
20 logic [LED_N-1:0]led_out;
21 logic ce, ce_db;
22
23 always_ff @(posedge clk or negedge rst)
24     if (!rst) begin
25         ce_in_r <= 1'b0;
26         d_in_r <= 1'b0;
27         led <= 1'b0;
28     end else begin
29         ce_in_r <= ce_in;
30         d_in_r <= d_in;
31         led <= led_out;
32     end
33
34 debounce #(.(N(20)) db (
35     .clk(clk),
36     .rst(rst),
37     .d(ce_in_r),
38     .q(ce_db)
39 );
40
41 edge_detector ed (
42     .clk(clk),
43     .rst(rst),
44     .d(ce_db),
45     .q(ce)
46 );
47
48 shift_reg #(.(N(LED_N)) sreg (
49     .clk(clk),
50     .rst(rst),
51     .ce(ce),
52     .d(d_in_r),
53     .q(led_out)
54 );
55 endmodule

```

są dużo większe. Jednak w ogólnym przypadku należy zadbać o to, aby spotykające się sygnały miały względem siebie „odpowiednie” opóźnienie (tzw. latencję). Dodatkowo na wejściu i wyjściu dodane zostały rejestry, które pozwolą narzędziom na łatwiejsze rozłożenie elementów w strukturze układu FPGA.


Kod źródłowy zaprezentowano na **listingu 4**. Implementacja zaczyna się od przerzutników D zatraskujących stan wejść i wyjść (linie 23...32). Dalej zainstancjonowane są moduły: filtracji drgań, wykrywania zbocza oraz sam rejestr przesuwny. Przed przejściem do hardwareu sprawdzimy najpierw jak całość sprawdzi się w symulacji którą uruchamiamy rozkazem:

```
do ./shift_reg_led_sim.do
```


Ponieważ symulujemy całą sekundę (przy zegarze 8 MHz) jej wykonanie zajmie chwilę dłużej niż w poprzednich eksperymentach. Rezultat prezentuje rysunek 8.

Widzimy, że w naszym projekcie opóźnienie wprowadzone przez filtrację drgań (pomiędzy sygnałem ce_in, a ce_db) wynosi około 50 ms. W kolejnym wierszu (ce) widzimy „szpilki” pojawiające się w momencie wykrycia zbocza narastającego. Ponieważ czas trwania tego sygnału jest bardzo krótki (względem czasu trwania symulacji) niektóre z nich mogą nie być widoczne. Aby je znaleźć możemy kliknąć interesujący nas sygnał i skoczyć do następnej lub poprzedniej zmiany jego stanu za pomocą przycisków „Find transition” (znajdź przejście), które znajdziemy na pasku (**rysunek 9**). Na samym dole symulacji wyświetlone są stany kolejnych diod LED.


Mamy już gotowy projekt, którego działanie sprawdziliśmy w symulacji. Możemy więc przejść do środowiska Quartus 2 i otworzyć przygotowany już projekt 03_shiftreg/shift_reg.qpf. Sposób przeprojektowania syntezy i zaprogramowania płytki jest analogiczny, jak opisany w poprzednich częściach. Gdy zakończy się powodzeniem możemy przejść do eksperymentów. Przełącznik numer 1 (znajdujący się najbliżej złącza GPIO) służy do sterowania wejściem CE, a 2 wejściem D. Stan wyjść rejestru przesuwnego możemy obserwować na diodach LED.



Fotografia 1. Enkoder podłączony do płytki



Rysunek 10. Przebieg uzyskany z enkodera inkrementalnego



Rysunek 11. Licznik dwukierunkowy

Enkoder inkrementalny

Nadszedł czas na drugi eksperyment. Enkoder inkrementalny jest urządzeniem pozwalającym wykryć kierunek obrotów. Do eksperymentu użyjemy miniaturowego modelu stosowanego często jako pokrętko regulacji. Sposób podłączenia pokazuje **fotografia 1**.

Enkoder posiada trzy złącza: A, B oraz masę. W czasie obrotu na wyjściach A i B pojawiają się przebiegi prostokątne przesunięte względem siebie w fazie o 90 stopni. Rozdzielczość pomiarowa jest określona przez liczbę impulsów przypadających na jeden obrót osi. Przykład takiego przebiegu pokazano na **rysunku 10**. Najprostszym sposobem interpretacji jest traktowanie wyjścia A jako sygnału zegarowego, a wyjścia B jako informacji o kierunku. Wtedy na każdym narastającym zboczach sygnału A zmieniamy stan naszego licznika: jeżeli na wyjściu B panuje stan wysoki dodajemy, a jeżeli stan niski odejmujemy jedynie. Musimy więc stworzyć kolejny moduł, którym jest...


Licznik dwukierunkowy

Schemat budowy licznika dwukierunkowego pokazuje **rysunek 11**. Jest bardzo podobny do wcześniejszej wersji licznika, ale posiada dodatkowe wejście dir. Steruje on multiplexerem, na którego wejściach są ustawione dwie stałe. Jeżeli na wejściu adresowym będzie stan wysoki, to na wejście bloku dodawania zostanie przekazana liczba 1, a jeżeli niski to -1.


Na **listingu 5** pokazany jest fragment kodu, który realizuje logikę licznika. Wybór kierunku został zrealizowany w linii 24 za pomocą trójargumentowego operatora `?:`. Aby sprawdzić działanie tego modułu musimy w symulatorze Model-Sim uruchomić skrypt: `do counter_dir_sim.do`

Wynik symulacji jest pokazany na **rysunku 12**. Symulacja rozpoczyna się od resetu. Następnie przez pierwszą połowę symulacji następuje zliczanie do góry, a na końcu w dół. Wartość rejestru jest pokazana w ostatnim wierszu.


Końcowy projekt jest pokazany na **rysunku 13**. Zaczyna się od dwóch rejestrów, w których zatraskiwany jest stan wejść A i B. Następnie przekazywany jest on na omówione wcześniej bloki filtrujące drgania styków. Sygnał B wchodzi



Rysunek 12. Symulacja licznika dwukierunkowego



Rysunek 13. Schemat układu zliczającego impulsy z enkodera



Rysunek 14. Symulacja zliczania impulsów z enkodera

Listing 5. Fragment implementacji licznika dwukierunkowego (04_encoder/counter_dir.sv)

```
20 always_ff @(posedge clk or negedge rst)
21   if (!rst)
22     q <= '0;
23   else if (ce)
24     q <= q + ((dir) ? 1'b1 : -1'b1);
```


Listing 6. Konfiguracja wejścia a (04_encoder/encoder.qsf)

```
57 set_location_assignment PIN_92 -to a
69 set_instance_assignment -name IO_STANDARD „3.3-V LVTTL” -to a
81 set_instance_assignment -name CURRENT_STRENGTH_NEW 4MA -to a
93 set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to a
```

bezpośrednio na wejście wyboru kierunku licznika, którego wejście CE jest aktywowane na jeden cykl zegara w momencie wykrycia zbocza narastającego sygnału A. Aktualny stan licznika Q jest zatraskiwany w rejestrze, a następnie wyprowadzony na wyjścia układu FPGA. Symulację całego projektu uruchamiamy rozkazem: `do encoder_sim.do`

Wynik został zaprezentowany na **rysunku 14**. Symulacja trwa 800 ms, więc w zaprezentowanym powiększeniu sygnał zegarowy jest niewidoczny. Sygnały wejściowe są pokazane w wierszach a i b. W połowie symulacji następuje zmiana kierunku obrotów. Odfiltrowane przebiegi zostały oznaczone jako `a_d` i `b_d`. Natomiast sygnał `a_e` jest wyjściem z detektora zbocza. Stan licznika został pokazany w ostatniej linii oznaczonej jako `led`.

Kolejnym krokiem jest synteza projektu w programie Quartus 2. Wczytujemy i budujemy projekt `04_encoder/encoder.qpf`. Sposób podłączenia enkodera do płytki pokazuje **rysunek 15**. Jego wejścia zostały podłączone do złącz D6 (pin 92) i D7 (pin 93). Aby wejścia nie wisiały w powietrzu w momencie, gdy nie panuje na nich stan niski, zostały podciągnięte do plusa zasilania za pomocą rezystorów wbudowanych w układ FPGA. Możemy się o tym przekonać otwierając okno Pin Planer, albo przeglądając plik `04_encoder/encoder.qsf` w którym opisana jest konfiguracja projektu. Fragment dotyczący wejścia a pokazuje **listing 6**. W linii 57 następuje połączenie wejścia



Rysunek 15. Sposób podłączenia enkodera do płytki „Rysino”

modułu do pinu 92. W kolejnej następuje wybranie standardu wyjścia. W tym przypadku jest to LVTTTL pracujący na napięciu 3,3 V. W kolejnej skonfigurowano natężenie prądu wyjściowego na 4 mA. W ostatnim wierszu zostaje włączony wspomniany wcześniej wewnętrzny rezystor podciągający.

Po zbudowaniu projektu możemy zaprogramować układ FPGA i przetestować jego działanie. Gdy obrócimy gałkę enkodera stan diod LED powinien ulec zmianie.

Podsumowanie

W tym odcinku uruchomiliśmy dwa proste projekty, które powinny nam pomóc zdobyć trochę intuicji odnośnie działania logiki cyfrowej. W następnym odcinku przejdziemy do ciekawszego zagadnienia – w końcu uruchomimy port szeregowy. A przy okazji zaznajomimy się z maszynami stanu.

Rafał Kozik
rafkozik@gmail.com

[1] Larson S., Debounce Logic Circuit <http://bit.ly/2uFbMcJ>

REKLAMA

m.technik

Ciekawi świata są zawsze młodzi

w prezencie na każdą okazję

przejrysz i kupisz na

www.ulubionykiosk.pl



<http://bit.ly/2DKgsBJ>

