



Nowe peryferia w mikrokontrolerach PIC10/16

Mikrokontrolery PIC10/16 są znane i popularne od lat, mimo tego nadal mają potencjał rozwojowy pozwalający „zakochanym” w nich konstruktorom implementować je w coraz bardziej wymagających aplikacjach. O ich rynkową kondycję producent dba konsekwentnie co jakiś czas wprowadzając nowe wersje mikrokontrolerów, a także nowe wersje ich wyposażenia peryferyjnego. Jedną z wybranych nowości przedstawiamy w artykule.


W artykule skupimy się na konfigurowalnych blokach logicznych CLC (*Configuration Logic Cells*), pozostawiając opisy pozostałych nowości (w tym *Complementary Waveform Generators* oraz *Numerically Controlled Oscillator*) do opisanego w kolejnych wydaniach EP.

W konfigurowalne komórki logiczne CLC wyposażono mikrokontrolery z podrodzin PIC10F32x oraz PIC1xF150x. Są to stosunkowo proste, konfigurowalne bloki


sprzętowe, budową przypominające komórki logiczne układów SPLD (jak GAL/PAL). Na **rysunku 1** pokazano budowę CLC stosowanych w mikrokontrolerach PIC10F32x, a na **rysunku 2** CLC z mikrokontrolerów PIC1xF150x. Budowa komórek CLC umożliwia utworzenie wielu funkcji kombinacyjnych (bazujących na strukturze logicznej A-O-I i przerzutniku RS) i synchronicznych (przerzutniki JK, D, latch) czterech zmiennych z wewnętrznych sygnałów występu-

Oprogramowanie CLC Designer jest dostępne bezpłatnie pod adresem www.microchip.com/get/euclctool

jących w mikrokontrolerze lub sygnałów zewnętrznych. Warianty funkcji dostępne w logicznych CLC pokazano na **rysunku 3**. Komórki CLC można używać do generacji na przykład sygnałów przerwań (wyzwalanie wybranymi zboczami lub poziomem), wyzwalających (na przykład przetwornik A/C) lub sygnałów sterujących zewnętrznymi obwodami (sygnał wyjściowy z CLC jest podawany na linię GPIO poprzez bufor trójstanowy lub bezpośrednio). W mikrokontrolerach PIC10F32x zastosowano jedną komórkę CLC, a w PIC1xF150x do czterech takich komórek (ich liczba zależy od typu mikrokontrolera), które – co interesujące – można łączyć ze sobą kaskadowo.



Rysunek 1. Budowa komórki CLC stosowanej w mikrokontrolerach PIC10F32x



Rysunek 2. Budowa komórki CLC stosowanej w mikrokontrolerach PIC1xF150x

Listing 1. Przykładowy plik asemblerowy wygenerowany przez CLC Designera

```


; File: assy.inc
; Generated by CLC Designer,
Version: 1.0.0.1
; Date: 2011-10-11 19:08
; Device: PIC16(L)F1501/3
    
```

```


BANKSEL CLC1GLS0
movlw H'00'
movwf CLC1GLS0
movlw H'00'
movwf CLC1GLS1
movlw H'00'
movwf CLC1GLS2
movlw H'00'
movwf CLC1GLS3
movlw H'00'
movwf CLC1SEL0
movlw H'00'
movwf CLC1SEL1
movlw H'00'
movwf CLC1POL
movlw H'4E'
movwf CLC1CON
    
```

```


BANKSEL CLC2GLS0
movlw H'12'
movwf CLC2GLS0
movlw H'20'
movwf CLC2GLS1
movlw H'18'
movwf CLC2GLS2
movlw H'00'
movwf CLC2GLS3
movlw H'04'
movwf CLC2SEL0
movlw H'40'
movwf CLC2SEL1
movlw H'00'
movwf CLC2POL
movlw H'95'
movwf CLC2CON
    
```



Rysunek 3. Warianty funkcji logicznych w CLC



Rysunek 5. Dostępna w CLC Designer lista wyboru docelowej platformy sprzętowej



Rysunek 6. Jedna z list wyboru sygnału wejściowego do CLC

Listing 2. Przykładowy plik wygenerowany przez CLC Designera w języku C

```


// File: c.inc
// Generated by CLC Designer,
Version: 1.0.0.1
// Date: 2011-10-11 19:08
// Device: PIC16(L)F1501/3
    
```

```

CLC1GLS0 = 0x00;
CLC1GLS1 = 0x00;
CLC1GLS2 = 0x00;
CLC1GLS3 = 0x00;
CLC1SEL0 = 0x00;
CLC1SEL1 = 0x00;
CLC1POL = 0x00;
CLC1CON = 0x4E;
    
```

```

CLC2GLS0 = 0x12;
CLC2GLS1 = 0x20;
CLC2GLS2 = 0x18;
CLC2GLS3 = 0x00;
CLC2SEL0 = 0x04;
CLC2SEL1 = 0x40;
CLC2POL = 0x00;
CLC2CON = 0x95;
    
```



Rysunek 4. Okno programu CLC Designer

Żeby ułatwić konfigurację komórek CLC firma Microchip udostępniła konstruktorom łatwy w obsłudze, bezpłatny program narzędziowy *CLC Designer*, którego okno pokazano na **rysunku 4**. Program ten jest „nie-współczesny”: ma niewielkie wymagania w stosunku do komputera, archiwum ZIP po spakowaniu obydwu plików programu ma zaledwie 104 kB, działa na wszystkich stosowanych obecnie Windows (od XP, przez Viście po Windows 7), nie wymaga też instalacji. Ta prostota budzi niemalże zachwyt w dobie gigabajtowych plików instalacyjnych, składających się – jak sugerują również potężne obciążeniowo „łaty” – głównie z błędów.


Od strony funkcjonalnej CLC Designer to generator konfiguracji rejestrów CLC z wygod-



nym interfejsem graficznym. W wyniku jego działania programista otrzymuje pliki *include* w assemblerze (**listing 1**) lub języku C (**listing 2**), w których znajdują się zdefiniowane

wartości do wpisania do rejestrów konfigurujących CLC.

Na **rysunku 5** pokazano listę wyboru docelowej platformy sprzętowej, na **rysunku 6**



Rysunek 7. Menu programu CLC Designer jest bardzo proste

listę wyboru sygnału wejściowego (listy są różne dla poszczególnych wejść i CLC). Pliki wyjściowe powstają na żądanie – rodzaj docelowego pliku wybiera się w pasku menu (**rysunek 7**). Jak widać, obsługa programu nie jest specjalnie wymagająca, brakuje natomiast kreatora typowych projektów przydatnych modułów do zaimplementowania w blokach CLC, jak na przykład sekwencjów, enkoderów (NRZ, Manchester itp.), serializerów, generatorów liczb losowych (co prawda dość „krótkich”) itp. Być może producent wyposaży w takie narzędzie kolejne wersje oprogramowania, tymczasem zapraszamy do zabawy: komórki CLC, przejmując realizację części zadań od CPU, pozwala nieco „poszaleć” programistom zwiększając jednocześnie elastyczność sprzętową nowych mikrokontrolerów.

Andrzej Gawryluk, EP

REKLAMA

CONTRANS TI

Mikrokontrolery i procesory z rdzeniem ARM

Mikrokontrolery Stellaris®

Rdzeń ARM® Cortex™-M3

- do 100 Mhz, 512 KB Flash, 96 KB SRAM
- 10/100 Ethernet MAC i PHY(!!!)
- USB Host + Device/USB OTG/CAN

Wygodne w użyciu narzędzia


- wbudowany uniwersalny emulator
- współpraca z IAR, Keil, Code Red, Code Sourcery, Code Composer Studio 4



StellarisWare™

bezpłatne oprogramowanie dla mikrokontrolerów Stellaris

- Driver LIB - biblioteki obsługi peryferiów
- SafeRTOS - prosty system operacyjny
- biblioteki graficzne
- biblioteki programistyczne zgodne z IEC60730



Sitara™ - szybkie i wydajne procesory aplikacyjne

Sitara AM3517/3505

- rdzeń ARM Cortex-A8 + koprocesor NEON™, 500 MHz
- silnik graficzny OpenVG 2D / OpenGL ES 3D
- EMAC/Can/USB 2.0 Host/OTG
- kontroler LCD i TV out, PIP
- Windows CE, Linux

Sitara AM3715/3703

- rdzeń ARM Cortex-A8 + koprocesor NEON™, 1000 MHz

Sitara AM1705/1707

- rdzeń ARM926EJ-S™, do 450 MHz
- kontroler MAC/USB OTG
- pobór mocy: <270mW @ 300MHz, 1.2V, 70°C
- obudowa zgodna z OMAP-L137
- Windows CE, Linux

Zastosowania: automatyka przemysłowa i domowa, terminale przenośne, POS, e-kioski, przyrządy pomiarowe.

