


# Pamięci EEPROM w systemach mikroprocesorowych, część 1

Artykuł ten został zainspirowany listami docierającymi do redakcji EP. Wielu naszych Czytelników ma szereg wątpliwości i pytań związanych z pamięciami EEPROM.

Postanowiliśmy zatem w zwięzły sposób, bez wnikania w szczegóły technologiczne, przedstawić właściwości tej grupy układów scalonych oraz możliwości ich praktycznego wykorzystania we własnych konstrukcjach.

Zacznijmy od początku, czyli od nazwy. „EEPROM“ to akronim od Electrically Erasable and Programmable Read Only Memory. W niedokładnym, lecz oddającym istotę tych pamięci tłumaczeniu, są to pamięci stałe, czyli przechowujące zapisaną informację nawet po zaniku napięcia zasilającego, kasowane impulsami elektrycznymi.



Rys. 1.

Jest to modyfikacja pamięci EPROM, także pamięci stałych, w których wymazanie uprzednio zapisanych informacji wymaga naświetlania promieniami ultrafioletowymi.

Pamięci EEPROM są stosowane do przechowywania niezbyt często modyfikowanych informacji, których nie można utracić w czasie odłączenia urządzenia od zasilania. Dobrym przykładem są odbiorniki telewizyjne. Standardem w nowoczesnym telewizorze jest możliwość przypisania odbieranym stacjom kolejnych numerów i szybka zmiana kanału przez naciśnięcie na pilocie jednego lub dwóch klawiszy. Parametry związane z odbiorem kolejnego kanału telewizyjnego przechowywane są właśnie w pamięci EEPROM. Dzięki temu, po wyłączeniu telewizora, nie trzeba każdorazowo powtarzać operacji programowania.


Przechowywana w EEPROM-ie informacja ma charakter cyfrowy. Najczęściej składa się z bajtów (8-bitowych paczek informacji), zapisywanych w pamięci pod jednoznacznie określonymi adresami. Pojemność pamięci, czyli maksymalna ilość informacji jaka może być przechowywana, jest główną cechą charakteryzującą każdy EEPROM. Drugą jest sposób w jaki pamięć wymienia dane z resztą systemu, w którym pracuje.

Do najczęściej spotykanych i używanych pamięci należą EEPROM-y równoległe, z magistralą szeregową 3-przewodową i z magistralą szeregową standardu I<sup>2</sup>C.

## EEPROM-y z równoległą magistralą danych


Układy równoległe (ang. parallel EEPROM's) pod względem wyprowadzeń obudowy, sposobu komunikacji i oznaczeń, bardzo przypominają statyczne pamięci RAM. Wynika to z przestrzegania przez większość producentów Pierwszej Zasady czyli maksymalnej kompatybilności wyrobów. A wszystko to dlatego, abyś drogi Czytelniku mógł łatwo i bezboleśnie wymienić "stary" układ na nową, rewelacyjną kosztującą reklamującą się konkurencyjnej firmy.

Tak jak w przypadku statycznych pamięci RAM, na zewnątrz kostki EEPROM-u wyprowadzonych jest 8 linii danych, linie adresowe i sterujące. Także sposób oznaczania typu pamięci bezpośrednio nawiązuje do oznaczeń pamięci RAM i EPROM. Po literowym prefiksie, określającym producenta układu (np. X - Xicor, AT -Atmel), występuje liczba 28, określająca układ jako równoległy EEPROM. Pojawiająca się litera




Rys. 2.

## ODCZYT



Rys. 3.



Rys. 4.

C informuje ogólnie o technologii (CMOS). Kolejne liczby określają pojemność pamięci w tysiącach kilobitów (np. 16 oznacza, że pamięć ma pojemność 2 kilobajtów). Występująca na końcu liczba określa czas dostępu. Np. liczba 25 mówi, że czas odczytu kolejnych bajtów może być nie krótszy niż 250ns.


Pokazane na rys. 1 przykłady obudów dwóch pamięci 28C16 i 28C256 pokazują, jak bardzo producenci starali się zachować jednakową pozycję dla odpowiadających sobie wyprowadzeń obydwu typów pamięci. Patrząc od strony masy (GND) dotyczy to wyprowadzeń linii danych oraz adresów A0..A7. W pamięciach o większych pojemnościach dodat-

kowe linie adresowe dodawane są od góry obudowy. Dzięki temu zmiana pamięci na większą wymaga dodania tylko kilku nowych połączeń zamiast opracowania płytki drukowanej zupełnie od początku.

Strukturę wewnętrzną pamięci równoległej EEPROM pokazuje rys. 2. Komórki pamięci ułożone są w formie matrycy i wybierane przez linie adresowe. Linie sterujące /CE, /WE, /OE kontrolują pracę układów wyjściowych pamięci. Linia /CE uaktywnia pamięć. Jeżeli jest w stanie wysokim, to układ, nawet podłączony do zasilania, pozostaje nieaktywny, pobiera minimalny prąd, a linie danych mają wysoką impedancję nie wpływając w żaden spo-

sób na dołączoną do nich magistralę danych. Linia /WE określa czy pamięć ma zapisać do swojej matrycy nowe informacje czy je odczytać. Stan niski oznacza zapis. Stan wysoki linii /OE powoduje wyłączenie buforów wyjściowych, co sprawia, że nawet aktywna pamięć w stanie odczytu nie wysyła informacji magistralą danych.

Przebiegi czasowe na liniach danych, adresowych i sterujących pokazano na rys. 3 i 4. Odczyt danych z pamięci EEPROM nastąpi po podaniu liniami adresowymi numeru komórki do odczytu. Następnie na liniach sterujących /CE i /OE musi pojawić się stan niski. Po krótkim czasie opóźnienia (zwykle do 100ns) na liniach danych D0..7 pojawi się odczytany z matrycy pamięci układ EEPROM bajt danych. Zapis do układu przebiega podobnie, chociaż wiąże się z ograniczeniami specyficznymi dla pamięci EEPROM. Przed rozpoczęciem zapisu linia /OE powinna być ustawiona w stan wysoki. Następnie ustawiany jest adres komórki do zapisu, a na liniach sterujących /CE i /WE pojawia się stan niski. Opadające zbocza tych impulsów powodują zapamiętanie adresu w wewnętrznym rejestrze pamięci i od tego momentu stan magistrali adresowej może się zmieniać, a dane zostaną zapisane pod



Rys. 5.

List. 1.

```

MOV R0,#BUFOR
;adres wlpamieci RAM procesora
MOV DPTR,#EEP_BUFOR
;adres wlpamieci EEPROM
MOV R1,#10
;ilość bajtów do wysłania
LOOP:
MOV A,@R0
;bajt do wysłania umieszczony
;w akumulatorze
MOVX @DPTR,A
;wysłanie bajtu do EEPROM-u
CALL PAUZA_10ms
;pauza 10ms
INC R0
;adres kolejnego bajtu do wysłania
INC DPTR
;adres kolejnej komórki EEPROM
DJNZ R1,LOOP
;pętla kolejnej transmisji

```

uprzednio zapamiętanym adresem. Następnym krokiem jest ustawienie na magistrali danych bajtu informacji do zapisu. Po czasie zależnym od parametrów układu (zwykle 100ns..1000ns), na liniach /CE i /WE powinien pojawić się stan wysoki, a narastające zbocze tych impulsów spowoduje zapamiętanie informacji z magistrali danych do kolejnego rejestru pomocniczego w pamięci EEPROM. Od tej chwili magistrala danych może dowolnie zmieniać swój stan.

Dlaczego jednak adres i dane zapamiętywane są w rejestrach pośrednich pamięci EEPROM? Dlatego, żeby można było zwolnić magistralę danych i adresową, ponieważ cykl zapisu do EEPROM-u jest stosunkowo długi i blokowanie magistral byłoby poważnym utrudnieniem. Zwykle bowiem zapis w pamięci EEPROM może trwać do 10ms. Wynika to stąd, że układ pamięci wewnętrznie realizuje procedurę kasowania, zapisu i weryfikacji wybranej komórki w matrycy danych.

Właśnie procedury zapisu najbardziej różnią pamięci różnych producentów. Stosują się one bowiem do *Zasady Drugiej*, mówiącej, że układ powinien być choć trochę lepszy od produktu konkurencji. W przypadku EEPROM-ów oznacza to skrócenie czasu zapisu do pamięci i dodanie pewnych sprzętowych udogodnień związanych z tym procesem. Najważniejszym z nich jest tzw. pooling, umożliwiający programowe stwierdzenie, czy procedura zapisu została zakończona i układ może zapamiętać kolejny bajt danych. Pooling polega na odczycie danych pod adresem ostatniego wpisu do EEPROM-u. Jeżeli pamięć nie zakończyła jeszcze cyklu zapisu, to odczytany bajt lub najstarszy bit odczytanego bajtu będzie zanegowany. Dopiero kiedy EEPROM jest

gotowy do kolejnego zapisu, odczytany bajt będzie miał wartość zgodną z tą, która była zapisywana do pamięci. Innym udogodnieniem jest stronicowy zapis danych do pamięci.

Najczęściej dane są zapisywane w postaci bloku kolejnych bajtów. W EEPROM-ie znajduje się bufor przyjmujący dane, a zapis do matrycy jest dokonywany „hurtowo“, w czasie jednego cyklu. Dzięki temu łączny czas zapisu danych do pamięci wydatnie się skraca. Niestety, rozmiary bufora dla różnych typów pamięci są różne. Dodatkowo, stronicowy zapis do pamięci wiąże się z pewnymi ograniczeniami. Jeżeli wymiar bufora wynosi np. 16 bajtów, a programista wpisze np. 20, to kolejne bajty ponad pierwsze 16 nadpisane zostaną na pierwsze wysłane do pamięci.

Innym udogodnieniem stosowanym przez producentów EEPROM-ów równoległych jest możliwość programowej blokady zapisu lub automatyczna identyfikacja typu pamięci. Jednak bez dokładnych danych katalogowych układu, bezpiecznie jest przyjąć minimalne założenia procedury programowania: bajt po bajcie, z czasem zapisu co najmniej 10ms.

Układy EEPROM nie są nieśmiertelne! W nowoczesnych pamięciach każda komórka matrycy pamięci powinna dać się zaprogramować więcej niż 10000 razy, a prognozowany czas utrzymywania informacji wynosi ponad 10 lat.

Najprostszym sposobem dołączenia równoległej pamięci EEPROM do popularnego mikrokontrolera z rodziny 8051 jest potraktowanie jej jak zewnętrznej pamięci RAM i skorzystanie z ułatwień sprzętowych, jakie daje procesor w czasie współpracy z tego typu pamięcią. Na **rys. 5** został pokazany schemat połączeń pomiędzy mikrokontrolerem, a dołączaną pamięcią 28C16. Obecność dodatkowego rejestru ALS573 jest konieczna ze względu na sposób pracy portu P0 i pełnioną przez niego podwójną rolę. Gdy na wyjściu procesora, oznaczonym symbolem ALE/P, pojawi się stan wysoki, P0 wysyła 8 najmłodszych bitów adresu. Po zmianie poziomu na wyjściu ALE/P, port P0 pełni rolę wejścia/wyjścia danych. Żeby móc prawidłowo zaadresować pamięć EEPROM, w rejestrze ALS573

zatrzaskiwana jest właśnie ta najmłodsza część adresu. W celu zapisu bajtu danych do pamięci wystarczy użyć jednego rozkazu MOVX @DPTR, A, a odczyt z pamięci następuje po rozkazie MOVX A, @DPTR. Rozkazy te powodują automatyczne wygenerowanie impulsów sterujących na wyjściach /RD i /WR procesora, ustawienie adresu w porcie P0 i P2, a następnie wysłanie lub odbiór danych przez port P0. Programista musi tylko zadbać o ustawienie w rejestrze DPTR procesora adresu komórki pamięci EEPROM, do której dane będą zapisywane lub odczytywane.

Przykładowy program (**list. 1**) pokazuje, w jaki sposób do równoległej pamięci EEPROM zapisać 10 bajtów danych. Dane do wysłania są zapisane w pamięci RAM procesora od adresu „bufor“. Adres w pamięci EEPROM oznaczony jest symbolicznym skrótem „eep\_bufor“ (oczywiście za tymi nazwami w programie kryć się będą konkretne adresy). Program w pętli pobiera do akumulatora dane z „bufora“, wysyła je do pamięci pod adres „eep\_bufor“, a następnie czeka 10ms (podprogram Pauza\_10ms) na zakończenie cyklu zapisu pamięci EEPROM. Następnie wysyłany jest kolejny bajt.

Podczas odczytu danych z EEPROM-u program będzie bardzo podobny. Należy tylko zastąpić instrukcję zapisu do pamięci zewnętrzną instrukcją odczytu. Można także zrezygnować z pętli opóźnienia 10ms. Podprogram Pauza\_10ms należy napisać uwzględniając zastosowany zegar taktujący procesor.

W taki sam sposób do systemu można podłączyć pamięci o większej pojemności. Trzeba tylko poprowadzić dodatkowe połączenia między kolejnymi bitami adresowymi pamięci (A11, A12 itd.), a kolejnymi bitami portu P2, na który podawana jest starsza część adresu.

Schemat przedstawiony na **rys. 5** dotyczy sytuacji, gdy procesor pracuje z wewnętrzną pamięcią programu. W przypadku, gdy program procesora będzie zapisany w zewnętrznej pamięci EPROM, to rejestr ALS573 będzie pełnił rolę wspólnego rejestru zatrzaskowego dla obu typów dołączonych do procesora (pamięci programu i EEPROM-u).

**Ryszard Szymaniak, AVT**