


8-bitowy przetwornik A/C i C/A do PC, część 1

kit AVT-444

Urządzenia wejścia-wyjścia dla komputerów PC cieszą się ogromnym powodzeniem wśród Czytelników EP. Ze względu na największą użyteczność w codziennym życiu i nasze naturalne przystosowanie, najbardziej atrakcyjne są przystawki umożliwiające realizację pomiarów i obróbki sygnałów analogowych. W artykule przedstawiamy konstrukcję 8-bitowego zintegrowanego przetwornika A/C i C/A, wykonanego w oparciu o najnowocześniejsze elementy półprzewodnikowe.



PROJEKT Z OKŁADKI

Podstawowe parametry karty

Przetwornik A/C

- ✓ maksymalna częstotliwość próbkowania 100..300kHz (zależy od szybkości PC i wersji Windows 95),
- ✓ rozdzielczość: 8 bitów,
- ✓ napięcia wejściowe (zakresy unipolarne): 0..+0,125V, 0..+1,25V, 0..+12,5V, 0..+0,250V, 0..2,5V, 0..25V,
- ✓ napięcia wejściowe (zakresy bipolarne): -0,125V..+0,125V, -1,25V..+1,25V, -12,5V..+12,5V, -0,25V..+0,25V, -2,5V..+2,5V, -25V..+25V,
- ✓ błąd przetwarzania: ±3LSB,
- ✓ rezystancja wejściowa: 10kΩ.

Przetwornik C/A

- ✓ maksymalna częstotliwość zapisu do rejestru przetwornika: 100..300kHz ((zależy od szybkości PC i wersji Windows 95),
- ✓ rozdzielczość: 8 bitów,
- ✓ napięcia wyjściowe (zakresy unipolarne): 0..+1,25V, 0..+2,5V,
- ✓ napięcia wyjściowe (zakresy bipolarne): -1,25V..+1,25V, -2,5V..+2,5V,
- ✓ błąd przetwarzania: ±2LSB,
- ✓ obciążalność wyjścia (max.): 100mA,
- ✓ szybkość narastania sygnału na wyjściu bufora: 2500V/μs.


Uwaga!
Dokładną specyfikację czasową podamy w EP5/98. W chwili obecnej prowadzone są prace, mające na celu zoptymalizowanie czasu dostępu do portów karty w systemie Windows 95. Minimalne wartości napięć, które będzie można zmierzyć przy pomocy karty zależą od konstrukcji komputera, jego zasilacza i rozmieszczenia komponentów we wnętrzu obudowy komputera. Wynika to z bardzo wysokiego poziomu szumów elektromagnetycznych, jakie występują w standardowych komputerach PC.

Prezentowana konstrukcja pomimo znacznej złożoności funkcjonalnej nie wygląda na pierwszy rzut oka imponująco - pięć układów scalonych, przekaźnik i kilka elementów biernych... Czy rzeczywiście jest to prawdziwy przetwornik A/C i C/A?


Okazuje się, że tak! Jest to możliwe dzięki zastosowaniu nowoczesnego przetwornika AD7569 firmy Analog Devices i prostego układu programowalnego XC9536 firmy Xilinx. Zanim przejdziemy do opisu konstrukcji karty, skrótowo omówimy te dwa układy, co znacznie ułatwi „rozumienie“ całej konstrukcji.

Dwa w jednym, czyli AD7569

Układ AD7569 jest dość niezwykłą konstrukcją, integruje bowiem w jednej obudowie następujące bloki funkcjonalne (rys. 1):
- Kompletny 8-bitowy przetwornik A/C z układem śledząco-pamiętającym (ang. Track & Hold), który znacznie poprawia jakość przetwarzania. Pomimo zastosowania przetwarzania metodą SAR (ang. Successive Approximation) przetwornik A/C jest dość szybki - czas przetwarzania nie przekracza 2μs. Na wyjściu przetwornika znajduje się rejestr zatraskowy z wyjściem trójstanowym. Na we-



Rys. 1. Schemat blokowy układu AD7569.



Rys. 2. Schemat przedstawiający budowę wejścia analogowego AD7569.

jiściu przetwornika A/C znajduje się prosty (rys. 2) układ dopasowania napięcia wejściowego do wybranego przez użytkownika zakresu przetwarzania (jednego z czterech).

- Przetwornik C/A z wyjściem napięciowym i buforem separującym matrycę rezystorową od obciążenia dołączonego do wyjścia. Wzmacniacz separujący ma włączoną w pętlę sprzężenia zwrotnego przełączaną matrycę rezystorową, dzięki której zapewnione jest osiągnięcie odpowiedniego zakresu zmian napięcia na wyjściu. Sterowanie wzmacnieniem tego wzmacniacza oraz współczynnika podziału napięcia w obwodzie wejściowym przetwornika A/C (z rys. 2) odbywa się jednocześnie, dzięki czemu zakresy przetwarzania napięcia są jednakowe dla obydwu przetworników. Przetwornik C/A w zależności od zakresu przetwarzania jest sterowany danymi w formacie NKB (dla unipolarnych zakresów przetwarzania, tzn. 0..+1,25V oraz 0..+2,5V) oraz U2 (dla bipolarnych zakresów przetwarzania, tzn. -1,25V..+1,25V oraz -2,5V..+2,5V). Przełączanie sposobu kodowania odbywa się w sposób automatyczny, przez wbudowany w strukturę AD7569 komparator napięcia na końcówce zasilającej V_{ss} (rys. 3). Dla zakresów bipolarnych najstarszy bit D7 spełnia rolę bitu znaku napięcia wyjściowego. Na rys. 4 przedstawiono przebiegi charak-

D50	D40	Zakres A/C	Zakres C/A
0	0	0..+1,25V	0..+1,25V (wy. NKB)
0	1	0..+2,5V	0..+2,5V (wy. NKB)
1	0	-1,25V..+1,25V	-1,25V..+1,25V (wy. U2)
1	1	-2,5V..+2,5V	-2,5V..+2,5V (wy. U2)

terystyczne podczas zapisywania danych do rejestru wejściowego przetwornika C/A.

- Źródło napięcia odniesienia, którego rolę spełnia skompensowana termicznie, bardzo dokładna i stabilna dioda referencyjna. Napięcie odniesienia ma wartość 1,25V. Konstrukcję układu opracowano w taki sposób, że zmiany parametrów elementów decydujących o napięciu wyjściowym i wyniku przetwarzania napięcia wejściowego mają przeciwny kierunek niż zmiany napięcia odniesienia, co dodatkowo zwiększa stabilność termiczną przetwarzania.
- Układ zegarowy, który generuje wszystkie sygnały zegarowe niezbędne do zapewnienia poprawnej pracy przetworników. Możliwe jest sterowanie tego modułu sygnałem doprowadzonym z zewnątrz, możliwe jest także wykorzystanie możliwości zalecanej przez producenta, czyli taktowanie układu sygnałem generowanym po dołączeniu elementów RC do wejścia CLK.
- Blok kontrolno-sterujący, którego zadaniem jest współpraca z szyną sterującą, układem wyzwalania pomiaru ST , generacja sygnału przerwania INT , zajętości $BUSY$ i sterowanie elektronicznymi przełącznikami konfiguracyjnymi zakresy przetwarzania (sygnał $RANGE$).

Z tego krótkiego opisu widać wyraźnie, że pomimo niepozornych wymiarów układ AD7569 jest prawdziwym „kombajnem“ i nie wymaga do pracy zbyt dużego wsparcia sprzętowego z zewnątrz.

Kolejne dwa w jednym, czyli XC9536

Kolejnym układem, który pozwolił znacznie uprościć konstrukcję karty jest układ programowalny XC9536 produkowany przez firmę Xilinx. Układy rodziny XC9500 są strukturami programowanymi w systemie ISP (ang. In System Programmable), a ich architektura jest rozwinięciem popularnych układów GAL.

W prezentowanym projekcie zastosowano najmniejszy układ z serii XC9500.


D30	D20	Wzmocnienie US5 [V/V]
0	0	x1
0	1	x10
1	0	x100
1	1	zabronione

We wnętrzu tego układu znajduje się 36 makrocel, z których wykorzystano tylko 9. Wybór układu został podyktowany ilością dostępnych pinów - do zintegrowana w jednej strukturze kompletnego interfejsu niezbędne okazało się aż 30 linii I/O, co nie jest możliwe do osiągnięcia w układach mniejszej skali integracji. Atrakcyjność układów XC9500 podnosi niska cena, porównywalna z szybszymi wersjami GAL22V10.


Projekt dla układu XC9536 przygotowany został przy pomocy pakietu projektowego Xilinx Foundation Series, który umożliwia budowanie projektów hierarchicznych, opisanych przy pomocy języka Abel, schematów logicznych lub grafów przejść. Oprogramowanie to opisaliśmy w EP12/97.

W strukturze układu XC9536 wykorzystywanego w przetworniku zawarto dwa podstawowe bloki logiczne:

- Dekoder adresowy, który dekoduje trzy rejestry w obszarze I/O komputera PC dla zapisu lub odczytu (wyjścia LD_O , $START$, B_RD) i jeden rejestr dwukierunkowo (wyjście $!CS$). Na rys. 5 przedstawiono schemat blokowy dekodera adresowego i listing programu w języku ABEL, który opisuje działanie tej części układu. Łatwo jest zauważyć, że dzięki zastosowaniu opisu struktury dekodera w języku wysokiego poziomu, jest on bardzo




Rys. 3. Sposób przełączania kodów sterujących przetwornikiem C/A.



Rys. 4. Przebiegi sterujące podczas zapisywania rejestru C/A.

przejrzysty i łatwy w analizie.
 - Blok rejestrów i bufor trójstanowy (rys. 6). Ta część układu zapewnia poprawną współpracę pomiędzy szyną ISA w komputerze, a układami znajdującymi się na płycie przetwornika.

Na rys. 7 przedstawione zostało rozmieszczenie wyprowadzeń zaprojektowanego układu. Wyprowadzenia oznaczone PGND nie są wykorzystywane w projekcie i są połączone z masą przez wewnętrzne źródło prądowe (emuluje rezystancję ok. 10kΩ). Wyprowadzenia TDI, TDO, TCK i TMS są wykorzystywane przez interfejs JTAG (opisany w EP1 i 2/98). Przy pomocy tych pinów możliwe jest programowanie układu XC9536 bez konieczności wyjmowania go z podstawki. Niezbędny jest do tego celu interfejs, który wchodzi w większość zestawów CAD firmy Xilinx (począwszy od xABELA). Możliwe jest stosowanie zarówno taniego interfejsu dołączanego do portu równoległego Parallel Cable



Rys. 5. Sposób realizacji dekodera adresowego.

III, jak i popularnego wśród konstruktorów używających układów FPGA xCheckera.

Ponieważ wymagania czasowe dla układu XC9536 nie są zbyt rygorystyczne (najwolniejszy z dostępnych spełnia wszelkie wymagania z dużym zapasem) nie ma większego sensu stosowanie struktur szybszych niż XC9536-15.

Inne ciekawostki

Do tej pory omówiliśmy dwa układy scalone z pięciu zastosowanych w urządzeniu. Nie oznacza to, że pozostałe są na tyle banalne, że nie warto jest im poświęcić odrobiny miejsca w artykule.

Układ DS1813 (Dallas) jest specjalizowanym układem zerującym, który dba o to, aby po włączeniu zasilania komputera ustalić powtarzalne warunki pracy przetwornika (opis tych i innych układów zerujących znalazł się w EP3/98).

Układ PGA103 (Burr-Brown) jest wzmacniaczem operacyjnym o programowanym wzmacnieniu. Współczynnik wzmacnienia (x1, x10 lub x100) ustalany jest przy pomocy dwóch wejść cyfrowych sterowanych poziomami TTL.

Ostatni z układów - OPA633 (także Burr-Brown) jest bardzo szybkim wtórniakiem napięciowym (wzmocnienie bardzo bliskie 1V/V) o dużym dopuszczalnym prądzie wyjściowym (do ±100mA).


Opis układu

Schemat elektryczny przetwornika przedstawiono na rys. 8. Urządzenie, które opisujemy w artykule, jest minimalnie zmodyfikowane w stosunku do modelu przedstawionego na zdjęciach. Modyfikacje polegały na:

- uproszczeniu sposobu sterowania rejestrami karty, co spowodowało zajęcie kolejnego adresu w przestrzeni I/O komputera;

- dodaniu dzielnika napięcia na analogowym wejściu karty, co poprawiło pozwoliło poszerzyć zakresy pomiarowe.

Układ US1 jest przetwornikiem A/C i C/A. Transfer danych do i z tego układu jest możliwy dzięki 8-bitowej szynie danych. Ponieważ układ AD7569 jest wyposażony w wyjściowe bufory trójstanowe nie ma konieczności stosowania dodatkowych buforów, separujących ten układ od szyny danych PC. Wejścia sterujące kierunkiem przesyłu informacji (!WR i !RD) dołączone są bezpośrednio do sygnałów !IOWR i !IORD szyny ISA. Sygnał wyboru układu US1 !CS generowany jest przez dekodler adresowy znajdujący się w układzie US2. Sygnał !CS staje się aktywny zarówno dla operacji zapisu, jak i odczytu portu o adresie 31Eh. Odczyt rejestru znajdującego się pod tym adresem powoduje pojawienie się na szynie danych zawartości rejestru wyjściowego przetwornika A/C. Zapis pod ten adres powoduje modyfikację rejestru danych przetwornika C/A.



Rys. 6. Część rejestrowa układu US2.

dzy stanami logicznymi na tych wyjściach i wzmocnieniem układu. Rezystory R3 i R4 dzielą napięcie podawane na wejście US5, rezystor R2 ogranicza prąd wejściowy tego układu. Diody D1 i D2 spełniają rolę ogranicznika napięcia, nie pozwalając, aby napięcie na wejściu US5 było większe niż 5,7V i mniejsze niż -0,7V. Układ US5 jest zasilany napięciem symetrycznym $\pm 5V$, co z dużym zapasem wystarcza do uzyskania maksymalnej wymaganej amplitudy sygnału na wejściu przetwornika.

Jak wcześniej wspomniano układ AD7569 ma na wyjściu przetwornika C/A wbudowany bufor separujący. Jego wydajność prądowa nie jest zbyt duża - producent układu zaleca nie przekraczanie wartości 1,25mA, co w wielu wypadkach może nie być wystarczające. Z tego powodu zastosowany został bardzo szybki układ buforujący US4. Jego wzmocnienie wynosi ok. 0,95..0,99V/V, maksymalna wydajność prądowa 100mA, rezystancja wyjściowa poniżej 5Ω , a szybkość narastania sygnału na wyjściu ok. 2600V/ μs . Według informacji producenta możliwe jest na jego wyjściu uzyskanie sygnału o amplitudzie 2,5V przy częstotliwości 15MHz i rezystancji obciążenia 100Ω (prąd wyjściowy 25mA). Jest to więc doskonały bufor prądowy, którego parametry z dużym zapasem spełniają wymagania aplikacji.

Ponieważ układ OPA633 nie ma wbudowanych żadnych zabezpieczeń przed przeciążeniem należy zwracać uwagę w czasie eksploatacji, aby nie zewrzeć jego

wyjścia z masą lub którymś z biegunów zasilania.

Na schemacie elektrycznym z rys. 8 nie narysowano połączeń wyprowadzeń szyny JTAG, która służy do programowania układu US2. Wszystkie sygnały tego złącza wyprowadzono na zewnątrz do punktów lutowniczych. Złącze to nie będzie w większości wypadków wykorzystywane, ponieważ układy XC9536 będą dostarczane w zestawach zaprogramowane.

Montaż i uruchomienie

Widok ścieżek na płycie drukowanej przetwornika przedstawiono na wkładce wewnątrz numeru. Rozmieszczenie elementów widać na rys. 9. Płytkę jest wykonana w technologii dwustronnej z metalizacją otworów. Ponieważ złącze krawędziowe jest kryte złotem należy zachować dużą ostrożność podczas montażu, aby przypadkowo nie kapnąć na nie cyną, co może uszkodzić złącze w sposób nieodwracalny.

Ponieważ całe urządzenie składa się ze stosunkowo niewielkiej ilości łatwych w montażu elementów, nie będziemy szczegółowo omawiać całego procesu montażu. Należy pamiętać o zastosowaniu podstawek dla wszystkich układów scalonych (z wyjątkiem US3). Montaż US2 w podstawce nie jest zbyt trudny, lecz warto jest poświęcić mu nieco uwagi, ponieważ wy-

WYKAZ ELEMENTÓW

Rezystory

R1: $6,2k\Omega$
R2: 100Ω
R3: $9k\Omega-1\%$
R4: $1k\Omega-1\%$

Kondensatory

C1: $68pF$
C2, C3, C4, C5, C6, C7, C8: $100nF$
C9, C10, C12, C11, C13: $10\mu F/10V$

Półprzewodniki

US1: AD7569JN
US2: XC9536PC44
zaprogramowany
US3: DS1813
US4: OPA633KP
US5: PGA103P
D1, D2: 1N4148

Różne

Gn1, Gn2: gniazda BNC
Prz1: TQ2-5V (NAIS Matsushita)
goldpin 1x5
dyskietka z oprogramowaniem sterującym (Windows 95) oraz programem PTEST.EXE


przewodzenia układu w obudowie PLCC są dość delikatne.

W egzemplarzu modelowym gniazda BNC były przykręcone do śledzia mocującego kartę w obudowie PC. Górne gniazdo wykorzystano jako wejściowe dla przetwornika A/C, dolne zaś jako wyjściowe przetwornika C/A. Sygnał z punktu lutowniczego położonego w pobliżu US4 należy podłączyć do gniazda BNC kablem ekranowanym.

Do wstępnego uruchomienia urządzenia będzie potrzebny program PTEST.EXE, który znajduje się na dyskietce wchodzącej w skład kitu. Niezbędne będą także diody LED dołączone anodami do wyjść D20..D50 US2. Pomiędzy katody i masę zasilania należy włączyć cztery rezystory ok. 300Ω . Następnie przy PTESTa należy dokonać kolejno modyfikacji bitów D2..5 rejestru o adresie 31Fh. Po wpisaniu na D20..30 „1” logicznej na dany bit dioda powinna się zaświecić, po wpisaniu „0” zgasnąć. Odwrotnie jest w przypadku bitu D50, ponieważ wyjście rejestru jest zanegowane.

Resztę procedury uruchomienia opiszemy w drugiej części artykułu, w której przedstawione będzie oprogramowanie sterujące kartą (jest tam moduł wspomagający przetestowanie karty).

Piotr Zbysiński, AVT



Rys. 9. Rozmieszczenie elementów na płycie drukowanej.