


Dekoder RDS, część 2

AVT-998

W drugiej części artykułu przedstawiamy tajniki obsługi scalonego dekodera RDS firmy Philips oraz sposób montażu, uruchomienia i obsługi urządzenia. Informacje zawarte w tej części artykułu są szczególnie istotne dla tych Czytelników, którzy zamierzają samodzielnie udoskonalić nasz dekod.



Aby preprocesor SAA6588 mógł spełniać wymagania stawiane przez projektanta, należy go po włączeniu zasilania odpowiednio skonfigurować. Do tego celu służą trzy bajty: **0W**, **1W** i **2W** wpisywane do układu poprzez magistralę I²C.

Bajt **0W** (rys. 9) służy do ustawiania sposobu pomiaru jakości sygnału MPX, restartowania układu synchronizacji i trybu jego pracy, sposobu korekcji błędów oraz do wyboru standardu RDS/RBDS. Jak już wspomniano, preprocesor ma możliwość pomiaru jakości sygnału MPX. Wyniki pomiaru mogą być wykorzystane w procedurze korygowania charakterystyki toru wejściowego sygnału MPX. Korekcja taka jest możliwa poprzez odpowiednie

zaprogramowanie bajtu **2W**. Pomiar jakości sygnału może być przeprowadzony na żądanie (SQCM=0 i TSQD z 0 na 1) lub ciągle (SQCM=1 i TSQD=1). Wynik pomiaru wpisywany jest do bajtu **6R** (opisywanego później). Bit NWSY ustawia się na 1 po włączeniu zasilania (lub restarcie układu) i utracie synchronizacji (bit SYNC w bajcie **0R**).

Bity DAC1 i DAC0 określają sposób synchronizacji i aktywacji wyjścia DAVN. Wyjście DAVN przechodzi w stan 0 w momencie, kiedy preprocesor sygnalizuje gotowość przesłania danych do sterownika. Sygnalizacja taka może być aktywna po prawidłowym odebraniu jednego dowolnego bloku (16+10 bitów), odebraniu bloku A (czyli słowa PI) lub ode-

BAJT 0W

SQCM	TSQD	NWSY	SYM1	SYM0	RBDS	DAC1	DAC0
------	------	------	------	------	------	------	------

SQCM=0 wyzwalany pomiar jakości sygnału MPX
 SQCM=1 ciągły pomiar jakości sygnału MPX

TSQD=0 nie ma pomiaru jakości sygnału MPX
 TSQD=1 wyzwalany pomiar jakości sygnału MPX

NWSY=0 praca normalna (synchronizacja)
 NWSY=1 restart synchronizacji

SYM1	SYM0	
0	0	brak korekcji błędów
0	1	korekcja maks. 2 bitów
1	0	korekcja maks. 5 bitów
1	1	brak korekcji (standard RBDS)

RBDS=0 standard RDS
 RBDS=1 standard RBDS

DAC1	DAC0	
0	0	szukanie synchronizacji DAVN=1 Po jej znalezieniu odbiór każdego prawidłowego 26 bitów DAVN=0
0	1	szukanie synchronizacji DAVN=1 Dane są dostępne po znalezieniu bloku A (DAVN=0 jak wyżej)
1	0	szukanie synchronizacji DAVN=1 DAVN=0 po odbiorze każdego prawidłowego 52 bitów
1	1	brak

Rys. 9. Znaczenie poszczególnych bitów bajtu 0W.

braniu dwu kolejnych bloków. Sygnał DAVN może być dołączany do wejścia przerywania mikrokontrolera lub do dowolnej linii portu i sprawdzany metodą przepytывania.

Na rys. 10 przedstawione jest drugie słowo konfiguracyjne 1W. Bity PL1 i PL2 służą do ustawiania progu zadziałania układu detekcji pauzy sygnału m.cz. Układ ten nie jest wykorzystywany w torze dekodera RDS, więc nie będziemy się nim tutaj zajmować. Bity FEB5..FEB0 określają zawartość licznika „trzymania synchronizacji“. Odebranie błędnego bloku powoduje inkrementację licznika, natomiast każdy prawidłowo odebrany blok dekrementuje licznik. Przekroczenie wartości określonej przez FEB5..FEB0 oznacza utratę synchronizacji - sygnalizowane jest to za pomocą bitu SYNC (0R). Jeżeli do licznika wpisana jest wartość 0, to układ trzymania synchronizacji nie jest aktywny. Wpisanie wartości 63 powoduje automatyczną synchronizację. Po wypełnieniu licznika następuje automatyczne wyzwolenie synchronizacji.

Bity PTF1 i PTF0 ostatniego, trzeciego bajtu 2W (rys. 11) ustawiają częstotliwość rezonatora preprocesora (kiedy bit SOSC=1) lub określają czas pauzy detektora pauzy (kiedy SOSC=0). Częstotliwość oscylatora może być ustawiana jako wielokrotność podstawowej częstotliwości 4,332MHz.

Bity SQS4..SQS0 określają wartość korekcji sygnału MPX. Dla wartości 0Fhex tor przenosi sygnał bez zmian. W trakcie pracy

układu można w dowolnym momencie wysłać do niego bajty konfiguracyjne, np. w celu restartu synchronizacji lub dokonania korekcji sygnału MPX. Prawidłowo skonfigurowany i oczywiście podłączony do sygnału MPX preprocesor powinien się zsynchronizować i za pomocą sygnału DAVN sygnalizować obecność danych gotowych do odebrania przez sterownik. Dane te można odczytywać za pomocą magistrali I²C z bufora układu. Bufor ten zawiera siedem bajtów oznaczonych od 0R do 6R.

Bitami BL2..BL0 (bajt 0R) zakodowany jest numer ostatnio odebranego bloku. Informacja ta jest potrzebna do prawidłowego skompletowania całej grupy. SYNC to opisywany już bit sygnalizacji prawidłowej synchronizacji odbieranych bloków. Bit DOFL sygnalizuje, że odebrany blok nie był przez sterownik odczytany i następny blok został wpisany na jego miejsce w buforze danych (dane utracone). Do bitu RSTD wpisywana jest informacja o wystąpieniu wewnętrznego zerowania preprocesora. Sytuacja taka występuje w momencie włączenia zasilania, spadku napięcia zasilania lub kiedy częstotliwość oscylatora spada poniżej 400Hz. Po odczytaniu bajtu 0R bit RSTD jest zerowany. Bity ELB1 i ELB0 pokazują status ostatnio odebranego bloku.

BAJT 1W

PI1	PI0	FEB5	FEB4	FEB3	FEB2	FEB1	FEB0
-----	-----	------	------	------	------	------	------

PI1, PI0 bity używane w układach detekcji pauzy (tutaj nie wykorzystywane)
 FEB5 - FEB0 wartości licznika błędnych bloków układu synchronizacji

Rys. 10. Znaczenie poszczególnych bitów bajtu 1W.

Znaczenie poszczególnych bitów bajtu 0R pokazano na rys. 12. Odbierane bloki są wpisywane do bajtów 1R..4R (rys. 13), przy czym dostępny jest blok świeżo skompletowany oraz blok poprzedni. Takie buforowanie informacji jest niezbędne w momencie ustawienia bitów DAC1=1 i DAC0=0 w bajcie 0W.

W bajcie 5R (rys. 14) bity BEC5..BEC0 określają bieżącą wartość licznika błędnych pakietów, opisywanego już układu synchronizacji, natomiast bity PM0, PM1 status poprzednio odebranego bloku.

Na rys. 15 przedstawiono ostatni bajt (6R) bufora danych preprocesora. Bity BP2..BP0 określają numer poprzednio odebranego bloku, natomiast bity SOI3..SOI0 zawierają zakodowany wynik pomiaru jakości sygnału MPX. Najlepszy sygnał jest dla wartości zerowej, natomiast najgorszy dla wartości 15.

Dekoder systemu RDS najczęściej stanowi jedną całość ze sterownikiem programatora odbiornika. Możliwe jest wtedy wykorzystanie informacji niesionej przez RDS do wykonania wielu funkcji automatycznego wyszukiwania, śledzenia stacji itp. W naszym przypadku ma to być (z założenia) dekodery uniwersalny, a więc współpracujący z dowolnym odbiornikiem. Oczywiście jakość toru FM i poziom sygnału musi spełniać wymagania stawiane przez RDS. Przy takim założeniu informacje z dekodera mogą być tylko wyświetlane. Trudno sobie bowiem wyobrazić jakkolwiek wymianę informacji z układem programatora mechanicznego lub odbiornikiem przestrajonym agregatem kondensatorów.

W projekcie nie wykorzystano bloku detektora pauzy oraz układu detekcji nakładania się stacji silnej na słabszą (ang. multi path detector). Zespolony sygnał MPX wprowadzany jest poprzez C1 na nóżkę 16 układu U1. Kondensator C2 podaje odfiltrowany sygnał podnośnej 57kHz na układ komparatora. Kondensator C11 pracuje

BAJT 2W

PTF1	PTF0	SOSC	SQS4	SQS3	SQS2	SQS1	SQS0
PTF1	PTF0						
0	0	częstotliwość oscylatora 4,332MHz					
0	1	częstotliwość oscylatora 8,664MHz					
1	0	częstotliwość oscylatora 12,996MHz					
1	1	częstotliwość oscylatora 17,328MHz					
0	0	czas 20,2 ms					
0	1	czas 40,4 ms					
1	0	czas 80,8 ms					
1	1	czas 161,7 ms					

SOSC=0 bity PTF1 i PTF0 określają czas trwania pauzy w układzie detektora pauzy
 SOSC=1 bity PTF1, PTF0 określają częstotliwość oscylatora

SQS4 - SQS0 ustawianie korekcji sygnału MPX od -9,0dB do +9,6dB

Rys. 11. Znaczenie poszczególnych bitów bajtu 2W.

w obwodzie detekcji obniżenia napięcia zasilania i generowania sygnału restartu U1. Jak już wspomniano, SAA6588 ma szereg funkcji o charakterze programowym (np. sprawdzanie wielomianu kontrolnego i korekcja błędów), a więc zagadnienie odpowiedniego restartu ma tutaj duże znaczenie. W standardowym obwodzie rezonatora pracuje kwarc o częstotliwości 8,664MHz.

Łatwo zauważyć (rys. 8, EP12/2000), że producent preprocesora rozdzielił układy zasilania części analogowej i cyfrowej. Oddzielne wyprowadzenia masy i plusa zasilania umożliwiają zredukowanie przenoszenia się zakłóceń o charakterze cyfrowym do części analogowej układu. Elementy R2 i C3 filtrują zakłócenia mogące się pojawić na nóżce V_{DDA}. Cewka L1 oraz rezystor R3 i kondensator C4 mają za zadanie tłumić zakłócenia generowane przez część cyfrową U1. Oddzielnym problemem jest połączenie mas układu. Należy tu przestrzegać podstawowych zasad: połączenia masy analogowej i cyfrowej w jednym punkcie oraz unikanie tworzenia zamkniętych pętli. Nie trzeba nikogo przekonywać, że ograniczenie do minimum zakłóceń generowanych przez dekodery jest niezbędne.

Montaż i uruchomienie

Montaż dekodera jest stosunkowo prosty. Trzeba pamiętać o naklejeniu paska taśmy izolacyjnej w miejscu, gdzie radiator stabilizatora U3 (położonego) może się stykać z płytka. Oczywiście ta uwaga nie dotyczy stabilizatorów z obudową izolowaną. Połączenie płytki z wyświetlaczem należy wykonać za pomocą wiązki przewodów.

Po zmontowaniu urządzenia można przystąpić do jego uruchomienia. Najpierw oczywiście sprawdzamy wartość napięcia zasilającego. Układy U1 i U2 nie są włożone wtedy w podstawki. Następnie należy odnaleźć źródło sygnału MPX w odbiorniku radiowym. Najlepiej jest posługiwać się wtedy schematem. Sygnał ten

wchodzi na wejście dekodera stereo (połączenie pomiędzy wyjściem układu detektora a dekodrem stereo). Połączenie masy dla tego sygnału należy wykonać jak najbliżej tych układów. Po wykonaniu tego połączenia wkładamy układy do podstawek i włączamy zasilanie. Prawidłowo zaprogramowany mikrokontroler wykona teraz sekwencję programowania preprocesora i jeżeli sygnał MPX będzie miał odpowiednią jakość, to całość powinna zacząć poprawnie działać. W razie problemów należy sprawdzić sondą TTL sygnał DAVN preprocesora. Powinna tam być fala prostokątna. Podobnie na nóżkach SDA i SCL. Brak tych sygnałów lub częściowe zanikanie może oznaczać złą jakość sygnału MPX lub uszkodzenie jakiegoś elementu. Prawidłowo działający dekodery zaczyna wy-

BAJT 0R

BL2	BL1	BL0	SYNC	DOFL	RSTD	ELB1	ELB0
-----	-----	-----	------	------	------	------	------

BL2 - BL0 numer ostatnio odebranego bloku

BL2	BL1	BL0	
0	0	0	blok A
0	0	1	blok B
0	1	0	blok C
0	1	1	blok D
1	0	0	blok C'
1	0	1	blok E (tylko RBDS)
1	1	0	blok E (błąd w trybie RDS)
1	1	1	błędny blok

SYNC=0 brak synchronizacji
 SYNC=1 synchronizacja

DOFL=0 wszystkie dane przeczytane
 DOFL=1 dane uległy nadpisaniu

RSTD=0 nie wykryto resetu
 RSTD=1 wykryto reset preprocesora

ELB1	ELB0	
0	0	nie wykryto błędów
0	1	skorygowano maks. 2 bity
1	0	skorygowano maks. 5 bitów
1	1	blok niemożliwy do skorygowania

Rys. 12. Znaczenie poszczególnych bitów bajtu 0R.

BAJT 1R

B7	B6	B5	B4	B3	B2	B1	B0
----	----	----	----	----	----	----	----

Starszy bajt ostatnio prawidłowo odebranego bloku

BAJT 2R

B7	B6	B5	B4	B3	B2	B1	B0
----	----	----	----	----	----	----	----

Młodszy bajt ostatnio prawidłowo odebranego bloku

BAJT 3R

B7	B6	B5	B4	B3	B2	B1	B0
----	----	----	----	----	----	----	----

Starszy bajt poprzednio prawidłowo odebranego bloku

BAJT 4R

B7	B6	B5	B4	B3	B2	B1	B0
----	----	----	----	----	----	----	----

Młodszy bajt poprzednio prawidłowo odebranego bloku

Rys. 13. Znaczenie poszczególnych bitów bajtu 1R..4R.

BAJT 5R

BEC5	BEC4	BEC3	BEC2	BEC1	BEC0	PMO1	PMO0
------	------	------	------	------	------	------	------

BEC5 - BEC0 bieżąca wartość licznika układu synchronizacji
 PMO1 PMO0
 0 0 nie wykryto błędów
 0 1 skorygowano maks. 2 bity
 0 0 skorygowano maks. 5 bitów
 0 1 blok niemożliwy do skorygowania

Rys. 14. Znaczenie poszczególnych bitów bajtu 5R.

światła w górnym wierszu informację *PS name*. Przyciskamy teraz kolejno klawisze SW1, SW2 i SW3 i sprawdzamy wyświetlanie poszczególnych informacji. Na płycie drukowanej jest element oznaczony jako L1. Należy włutować tam zworę. W przypadku problemów z zakłóceniami można tam włutować dławik o indukcyjności kilku mH. Podczas prób był wykorzystywany stary tuner FM typu FAUST produkcji DIORY. Tuner ten jest przestrajany agregatem kondensatorów i w trakcie przestrajania nie zauważono problemów z synchronizacją. Nie zauważono też jakiegoś wpływu dekodera RDS na jakość audycji. Jeżeli sygnał antenowy FM jest dobrej jakości, to urządzenie pracuje prawidłowo.

Obsługa dekodera

Po włączeniu zasilania wyświetlacz jest wygaszony. Jeżeli odbiornik jest dostrojony do stacji nadającej audycję z RDS-em, to w górnym wierszu wyświetlacza będzie wyświetlana 8-znakowa informacja *PS name*. Jeżeli w sygnale MPX jest zakodowany sygnał RDS, to na wyjściu DAVN preprocesora powinna się pojawić fala prostokątna. Przebiegi pojawiają się również na liniach SDA i SCL. Przy prawidłowym, silnym sygnale *PS name* powinna być wyświetlana bez przekłamań.

Wciśnięcie klawisza SW1 powoduje wejście dekodera w tryb odbioru i wyświetlania drugiej informacji alfanumerycznej, a mianowicie radiotekstu. Radiotekst

może mieć maksymalną długość 64 znaków alfanumerycznych. Wyświetlenie takiej informacji na wyświetlaczu o długości 16 znaków wymaga przewijania tekstu i wyświetlania go w okienku 16-znakowym. Tutaj jedna zasadnicza uwaga: znaki przesyłane są dość szybko jak na zastosowany tutaj popularny alfanumeryczny wyświetlacz. Wyświetlacz powinien być dobrej jakości, a kontrast musi być odpowiednio ustawiony. Podczas prób okazało się, że najlepsze rezultaty zostały osiągnięte ze starym, zużytym już trochę wyświetlaczem firmy Toshiba. Te nowe, szczególnie przy większym kontraście, pozostawiają poświatę zamazującą wyświetlaną informację. Po wejściu dekodera w tryb odbioru radiotekstu początkowo wypełniany jest bufor o długości 64 znaków. W dolnym wierszu wyświetlacza skrolowany jest napis **RADIO TXT**. Dopiero po wypełnieniu zawartość bufora zaczyna być wyświetlana. Przechodzące znaki są wpisywane na miejsce już wyświetlonych - adresowanie znaków opisane było przy omawianiu grupy 2. Wszystko jest dobrze do momentu zmiany stacji. W sterowniku dekodera, zintegrowanym ze sterownikiem tunera, w momencie zmiany stacji przesyłany jest sygnał informujący dekoder o zmianie. Można wtedy zatrzymać odbieranie, wygasić wyświetlacz i uruchomić procedurę synchronizacji. W naszym przypadku jest to niemożliwe. Dekoder musi sobie radzić inaczej. Wykorzystano tutaj fakt, że każda

stacja ma swój unikalny numer zakodowany w słowie PI. Jeżeli nastąpi zmiana tego numeru, to jest to sygnał do wygaszenia wyświetlacza i rozpoczęcia odbierania oraz wyświetlania radiotekstu od nowa. Przy konstruowaniu urządzenia, w pewnym momencie ten mechanizm nie był wykorzystywany. Prowadziło to do sytuacji, w której po przestrojeniu na nową stację wyświetlany był już jej PS w górnym wierszu wyświetlacza, natomiast w dolnym wierszu skrolowany był radiotekst starej stacji do momentu całkowitego wypełnienia bufora nową informacją. Przy uruchamianiu funkcji odbioru radiotekstu należy pamiętać, że nie wszystkie stacje nadające sygnał RDS nadają radiotekst. Ponowne przyciśnięcie SW1 powoduje wygaszenie wyświetlacza i zatrzymanie tej funkcji (cykliczne włączanie i wyłączanie).

Naciśnięcie klawisza SW2 powoduje przesunięcie wyświetlanego PS w lewą stronę. Z prawej strony górnego wiersza wyświetlacza wyświetlana jest wtedy informacja o typie programu PTY (tab. 1, EP12/2000). Cykliczne przyciskanie tego klawisza powoduje włączanie/wyłączanie tej funkcji. Po wyłączeniu wyświetlania PTY, wyświetlanie PS powraca na środek górnego wiersza wyświetlacza.

Naciśnięcie klawisza SW3 powoduje wejście w tryb wyświetlania częstotliwości alternatywnych odbieranej stacji radiowej. Na wyświetlaczu wyświetlane są jednocześnie cztery częstotliwości - dwie w górnym wierszu i dwie w dolnym. Jeżeli stacja nadaje więcej niż na czterech częstotliwościach, to po ponownym przyciśnięciu klawisza SW3 są one wyświetlane na wyświetlaczu. Poprzez cykliczne przyciskanie SW3 można wyświetlić całą listę przesyłaną przez stację. Po ostatnim przyciśnięciu znikają wyświetlane częstotliwości i dekoder powraca do stanu początkowego.

Tomasz Jabłoński, AVT
tomasz.jablonski@ep.com.pl

Wzory płytek drukowanych w formacie PDF są dostępne w Internecie pod adresem: <http://www.ep.com.pl/pcb.html> oraz na płycie CD-EP01/2001 w katalogu PCB.

BAJT 6R

BP2	BP1	BP0	-----	SOI3	SOI2	SOI1	SOI0
-----	-----	-----	-------	------	------	------	------

BP2 - BP0 numer poprzednio odebranego bloku
 BP2 BP1 BP0
 0 0 0 blok A
 0 0 1 blok B
 0 1 0 blok C
 0 1 1 blok D
 1 0 0 blok C'
 1 0 1 blok E (tylko RBDS)
 1 1 0 blok E (błąd w trybie RDS)
 1 1 1 błędny blok
 SOI3 - SOI0 jakość sygnału MPX

Rys. 15. Znaczenie poszczególnych bitów bajtu 6R.