

Układy programowalne, część 6

Jak już wcześniej wspomniano, za pomocą języka CUPL można opisywać projektowane sprzętowe bloki funkcjonalne na wiele sposobów. Najbardziej oczywistym i przy tym najmniej wygodnym są równania boole'owskie, odpowiadające w nomenklaturze mikroprocesorowej pisaniu programów w assemblerze. Pokażemy teraz kilka przykładów rozwiązania prostych, aczkolwiek często napotykanych w praktyce, problemów za pomocą różnych sposobów opisu.

Dekoder adresowy

Zaprojektujemy dekodery adresowy z trzema wyjściami (RAM_SEL, IO_SEL, ROM_SEL), które uaktywniają

RAM_SEL	ROM_SEL	IO_SEL
0	0	0
1	1	1
2	2	2
3	3	3
4	4	4
5	5	5
6	6	6
7	7	7
8	8	8
9	9	9
10	10	10
11	11	11
12	12	12
13	13	13
14	14	14
15	15	15
16	16	16
17	17	17
18	18	18
19	19	19
20	20	20
21	21	21
22	22	22
23	23	23
24	24	24
25	25	25
26	26	26
27	27	27
28	28	28
29	29	29
30	30	30
31	31	31

Rys. 28

Kontynuujemy prezentację przykładowych opisów w języku CUPL, w tej części skupiając się na układach kombinacyjnych. Kody źródłowe prezentowanych projektów wraz z plikami symulacyjnymi publikujemy na CD-EP8/2004B. Gorąco zachęcamy do samodzielnych prób, do których można wykorzystać zestaw ewaluacyjny AVT-559.



(poziom aktywny tych sygnałów to „1”) bloki peryferyjne systemu cyfrowego w zależności do stanu wejść adresowych $Adr4...Adr0$ (32 różne adresy). Mapę przykładowego obszaru adresowego pokazano na rys. 28 (zaciemnione pola wskazują peryferia aktywne pod danym adresem).

Zminimalizowane równania logiczne zapewniające realizację przez układ PLD funkcji zgodnie z podaną specyfikacją dla wyjść IO_SEL i RAM_SEL przedstawiono na list. 4. Skonstruowanie tych równań, jakkolwiek możliwe, jest jednak dość kłopotliwe i znacznie utrudnia wprowadzenie do projektu ewentualnych zmian jak np. przesunięcia lokalizacji peryferiów w przestrzeni adresowej. Znacznie lepszym i wygodniejszym wyjściem jest zapisanie projektu w sposób pokazany na list. 5. W opisie tym zastosowano operator przypisania (:), za pomocą którego wcześniej zadeklarowanym wektorom są przypisane

Kierunek linii I/O
Projektant przygotowując opis HDL za pomocą CUPL-a nie musi (nie ma jak) zadeklarować kierunków sygnałów przypisanych do wyprowadzeń (wejścia/wyjścia/wejścia-wyjścia). Kompilator ustala kierunki samoczynnie na podstawie opisu i w odniesieniu do fizycznych możliwości docelowego układu PLD.

Inne możliwości stosowania operatora przypisania
Operator przypisania można wykorzystać do skrócenia zapisu równań logicznych dla operatorów działań: &, # i \$.

Przykładowo zapisy:

```
[A3,A2,A1,A0]:&
[B3,B2,B1,B0]:#
[A,B,C,D]:$
```

odpowiadają równaniom:

```
A3 & A2 & A1 & A0
B3 # B2 # B1 # B0
A $ B $ C $ D
```

List. 4. Równania boole'owskie funkcji logicznych dla wyjść IO_SEL i RAM_SEL (funkcje zgodnie z rys. 28)

```
IO_SEL = Adr1 & Adr2 & !Adr3 & !Adr4
# !Adr1 & !Adr2 & Adr3 & !Adr4
# !Adr0 & Adr1 & !Adr2 & Adr3 & !Adr4
# !Adr0 & !Adr1 & Adr2 & !Adr3 & Adr4
# Adr0 & Adr1 & Adr2 & Adr3 & Adr4

RAM_SEL = Adr0 & Adr1 & Adr3 & !Adr4
# !Adr1 & Adr2 & Adr3 & !Adr4
# !Adr0 & Adr1 & Adr2 & Adr3 & !Adr4
# !Adr2 & Adr4
# Adr0 & Adr2 & !Adr3 & Adr4
# !Adr0 & Adr1 & Adr2 & !Adr3 & Adr4
```

List. 5. Listing projektu dekodera adresów z pięcioma wejściami i trzema wyjściami (funkcje zgodnie z rys. 28)

```
Name      dekodere;
Partno    brak;
Revision  brak;
Date      20/05/04;
Designer  P2b;
Company   EP;
Location  brak;
Assembly  brak;
Device    g22v101cc;


/* Adres ustala sie za pomoca nastawnika
/* SW1(Adr0..Adr3)
/*   az jumpera JP1 (Adr4)          */

**** Wejścia ****/
PIN [7,9..11] = [Adr3..0];
PIN 4 = Adr4; /* Jumper JP1 */


**** Wyjścia ****/
PIN [26,23,17] = [RAM_SEL,IO_SEL,ROM_SEL];

**** Deklaracje pomocnicze ****/
field ADRES = [Adr4..0];
serport_tx = ADRES:['d'6..'d'10];
serport_rx = ADRES:['d'20 # ADRES:'d'31];
ram_rd = ADRES:['d'11..'d'19];
ram_wr = ADRES:['d'21..'d'27];


**** Opis HDL ****/
RAM_SEL = ram_rd # ram_wr;
IO_SEL = serport_tx # serport_rx;
ROM_SEL = ADRES:['d'0..'d'5] # ADRES:
['d'28..'d'30];
```



Rys. 29



Rys. 30



Rys. 31

List. 6. Projekt dekodera wyświetlacza 7-segmentowego opisanego równaniami logicznymi

```
Name      dek_wys;
Partno    U1;
Revision   01;
Date      20/05/04;
Designer   PZb;
Company    EP;
Location   brak;
Assembly   brak;
Device     g22v101cc;

/*Stany na wejściach D3...D0 ustala się za */
/*  pomocą nastawnika SW1 */
/****** */
/*      a      */
/*      ----  */
/*      |      |      */
/*      f|  g|b      */
/*      |      |      */
/*      e|  |c      */
/*      |      |      */
/*      ----  */
/*      d      */
/****** */

/***** Wejścia *****/
PIN [7,9..11] = [D3..0];

/***** Wyjścia *****/
PIN [24,21,23,20,19,25,18] = [G,F,E,D,C,B,A];

/***** Deklaracje pomocnicze *****/
Field dana = [D3..0];
Field segment = [A,B,C,D,E,F,G];

/***** Opis HDL *****/
A = !D0 & !D2 & !D3
# D0 & D1 & D2 & D3
# D0 & D1 & !D3
# D0 & !D1 & D2
# !D0 & D1 & D2
# !D0 & !D1 & D2 & D3
# !D2 & D3;

B = !D1 & !D2 & D3
# !D2 & !D3
# !D0 & !D1 & D2 & !D3
# D0 & D1 & D2 & !D3;

C = !D1 & !D2 & D3
# !D0 & D1 & D2 & !D3
# D0 & D1 & !D3
# !D1 & !D3;

D = !D0 & !D2 & !D3
# D0 & D1 & D2 & D3
# D0 & D1 & !D2
# D0 & !D1 & D2
# !D0 & D1 & D2
# !D1 & !D2 & D3
# !D0 & D1 & !D2 & D3
# !D0 & !D1 & D2 & D3;

E = !D0 & !D2 & !D3
# !D0 & !D1 & !D2 & D3
# !D0 & D1 & D2 & !D3;

F = !D0 & !D1 & !D3
# !D1 & !D2 & D3
# D0 & !D1 & D2 & !D3
# !D0 & D1 & D2 & !D3;

G = D0 & D1 & D2 & D3
# D1 & !D2
# !D1 & D2
# !D0 & D1 & D2
# !D1 & !D2 & D3;
```

sywane oczekiwane wartości lub ich przedziały, jak np.: serport_tx = ADRES:['d'6..'d'10]. Przepisanie może mieć także postać równania logicznego, jak np.: serport_rx = ADRES:'d'20 # ADRES:'d'31. Tak zapisane równania kompilator sam rozwinie do postaci „czystych” równań logicznych, znacznie ułatwiają projektantowi diagnostykę projektu i jego ewentualną modyfikację.

Dekoder-sterownik wyświetlacza 7-segmentowego

W kolejnym przykładzie przedstawimy trzy możliwe sposoby opisu dekodera 7-segmentowego współ-

List. 9. Jeden z możliwych sposobów dodania do funkcji sterującej segmentem A wyświetlacza inwertera sterowanego sygnałem BACKPLANE

```
A = (!D0 & !D2 & !D3
# D0 & D1 & D2 & D3
# D0 & D1 & !D3
# D0 & !D1 & D2
# !D0 & D1 & D2
# !D0 & !D1 & D2 & D3
# !D2 & D3)
$ BACKPLANE;
```

W przypadku, gdy zaprojektowany sterownik będzie współpracował z wyświetlaczem LED o wspólnej anodzie wystarczy zmienić aktywny stan (z wysokiego na niski) na wyjściach dekodera. Najprostszym sposobem jest zastąpienie linii PIN [24, 21, 23, 20, 19, 25, 18] = [G, F, E, D, C, B, A]; linią PIN [24, 21, 23, 20, 19, 25, 18] = ![G, F, E, D, C, B, A]; (w której linie wyjściowe portów zostały zanegowane).

Prezentowany dekodery można łatwo dostosować do sterowania 7-segmentowego wyświetlacza LCD. W tym celu wszystkie wyjścia zasilające segmenty wyświetlacza powinny zostać wyposażone w sterowane inwertery (wykonane np. na bramkach ExOR), które dostarczą do segmentów „świecących” sygnał w przeciwfazie w stosunku do sygnału zasilającego podłoże (*backplane*) wyświetlacza, jak to pokazano na **rys. 30**. Sterowane inwertery najprościej można uzyskać w CUPL-u XOR-ując funkcje tworzące sygnały sterujące segmentami z sygnałem

List. 10. Projekt multiplexera 4-wejściowego

```
Name mux;
Partno brak;
Revision brak;
Date 20/05/04;
Designer PZb;
Company EP;
Location brak;
Assembly brak;
Device g22v10lcc;

/* Nastawnik SW1 sluzy do zmiany stanow */
/* na wejsciach X3...X0 */
/* Jumpery Sw1 i Sw2 spelniaja role */
/* elementow adresujacych */
/* aktywne wejście multiplexera 4x1 */

/**** Wejścia ****/
PIN [7,9..11] = [X0,X1,X2,X3];
PIN [4,6] = [SEL1..0];

/**** Wyjścia ****/
PIN [25] = Y;

/**** Deklaracje pomocnicze *****/
Field SELEKTOR = [SEL1..0];

/**** Opis HDL *****/
Y = (X0 & SELEKTOR:0)
# (X1 & SELEKTOR:1)
# (X2 & SELEKTOR:2)
# (X3 & SELEKTOR:3);
```

BACKPLANE, np. w taki sposób jak to pokazano na **list. 9** (pokazano przykład tylko dla jednego wyjścia).

Schemat blokowy ilustrujący sposób tworzenia sygnałów sterujących segmentami wyświetlacza LCD pokazano na **rys. 31**. Na **rys. 32** przedstawiono sposób dołączenia wyświetlacza do dekodera zaimplementowanego w układzie PLD.

Przedstawiony mechanizm tworzenia tablic prawdy w CUPL-u pozwala na łatwą i wygodną implementację w układach PLD najróżniejszych tablic przekodowań (transkoderów), często określanych mianem *look-up table*.

Multiplexer

Podobnym do dekodera-sterownika wyświetlacza 7-segmentowego przykładem projektu układu kombinacyjnego jest multiplexer. W artykule pokażemy implementację pojedynczego multiplexera 4-wejściowego.

Najbardziej czytelnym sposobem opisu jest równanie przypisujące wyjściu multiplexera stan występujący na zaadresowanym wejściu. Takie równanie może mieć postać jak poniżej:

```
Y = !SELO & !SEL1 & X0
# SELO & !SEL1 & X1
# !SELO & SEL1 & X2
# SELO & SEL1 & X3
```

Podobnie, jak miało to miejsce we wcześniejszych przykładach, taki sposób opisu, jakkolwiek skuteczny, nie jest wygodny. Zdecydowanie lepiej sprawdza się w praktyce (ze względu na wygodę, formalnie obydwa zapisy są praktycznie równoważne) opis pokazany na **list. 10**.

Jak widać, liczba oferowanych przez CUPL-a sposobów opisu układów kombinacyjnych nie jest duża, ale w zupełności wystarczy do realizacji każdego zadania inżynierskiego, dając przy tym możliwość wybrania przez projektanta sposobu najbardziej mu odpowiadającego.

Za miesiąc przedstawimy kilka przykładów układów synchronicznych, w kolejnych zajmiemy się prezentacją narzędzi.

Piotr Zbysiński, EP

piotr.zbysinski@ep.com.pl