

Zrób sobie mikrokontroler, część 2


RISC w VHDL: PicoBlaze firmy Xilinx

AVT-457

Zgodnie z obietnicami, w tej części artykułu przedstawiamy uniwersalną platformę sprzętową wykonaną na układzie FPGA z rodziny Spartan 3, która może posłużyć między innymi do implementacji mikrokontrolera PicoBlaze. Pokażemy w paru krokach jak to zrobić, przy okazji prezentując także dostępne bezpłatnie narzędzia projektowe.

Rekomendacje:

opracowanie przeznaczone zarówno dla entuzjastów PLD, jak i wszelkiej maści techniki cyfrowej. Mikrokontrolery potrafią przecieć wszystko!



Platforma sprzętowa

Jak wspominałem w poprzedniej części artykułu, PicoBlaze jest „miękkim” mikrokontrolerem, opisanym w języku VHDL. „Miękkim” oznacza, że użytkownik może samodzielnie wybrać (oczywiście w określonych granicach) typ układu PLD, w jakim mikroprocesor zostanie zaimplementowany. W wersji prezentowanej w artykule, PicoBlaze zoptymalizowano pod kątem aplikowania w układach z rodzin: Spartan 3 oraz Virtex II i Virtex II PRO, lecz drobne modyfikacje plików źródłowych (nie jest to zgodne z licencją!) pozwalają zaimplementować go także w układach PLD produkowanych

przez firmy inne niż Xilinx. Dodatkową, choć łatwą do pokonania, trudnością jest zoptymalizowanie kompilatora assemblera pod kątem układów firmy Xilinx. Piszę o tym wyłącznie po to, żeby pokazać uniwersalność i elastyczność rozwiązań IP-core’owych.

Poznanie zarówno samego PicoBlaze’a, jak i możliwości współczesnych układów, ułatwi prosta platforma sprzętowa, zbudowana na bazie układu XC3S200VQ100 firmy Xilinx. Jest to drugi „od dołu” układ z rodziny Spartan 3, charakteryzujący się doskonałym wyposażeniem wewnętrznym i niską ceną (patrz tab. 1, EP5/2005). Zaimple-


PODSTAWOWE PARAMETRY

Płytką o wymiarach 56 x 56 mm
Zasilanie +5 V/200 mA
Możliwość zastosowania układu XC3S50 lub XC3S200
Wbudowany konfigurator XCF01S
Liczba dostępnych linii I/O: 61

W ofercie AVT są dostępne:
- [AVT-457C] moduł zmontowany i uruchomiony



Listingi do tego artykułu są umieszczone na płycie CD EP6/2005 oraz na stronie <http://download.ep.com.pl>




Rys. 8. Schemat elektryczny programatora ISP dla układów firmy Xilinx

(szczegółowo opisany w Miniprojektach w EP4/2001, można zastosować także nowocześniejszy UnISProg, który został opisany w EP1/2004).

Dioda świecąca D1 sygnalizuje poprawne skonfigurowanie układu FPGA.

Montaż i uruchomienie

Urządzenie zmontowano na dwustronnej płytce drukowanej, której schematy montażowe (elementy są rozlokowane na obydwu stronach PCB) pokazano na rys. 9. Ze względu na zastosowanie układów o bardzo małych odstępach pomiędzy wyprowadzeniami (0,5 mm), ręczny montaż płytek jest mocno utrudniony – osoby mające niewielką wprawę w lutowaniu powinny pomyśleć o zakupie gotowych (zmontowanych) modułów. Sposobem lutowania ręcznego dającym niezłe wyniki (mam tu na myśli wyłącznie skuteczność) jest – po dokładnym wypozycjonowaniu układu na punktach lutow-



Rys. 9. Schemat montażowy zestawu

Kurs obsługi WebPacka (i nie tylko!) dla każdego

Czytelnikom zamierzającym poznać „z bliska” system projektowy WebPack firmy Xilinx polecamy książkę „Układy programowalne, pierwsze kroki” (<http://www.btc.pl/index.php?id=uppk>), dostępną w ofercie handlowej AVT. Książka zawiera CD-ROM z WebPackiem i narzędziami projektowymi firmy Altera.

niczych – przylutowanie go z użyciem dużej ilości stopu lutowniczego, którego nadmiar jest później usuwany za pomocą miedzianej plecionki (najlepiej ze sproszkowaną kalafonią). Po lutowaniu płytkę trzeba dokładnie umyć, na przykład za pomocą rozpuszczalnika Kontakt PCC (dostarczanego w butelce ciśnieniowej ze szczotką).

Narzędzia projektowe


Korzystanie z PicoBlaze’a wymaga zastosowania zestawu dwóch programów narzędziowych, spośród trzech które są dostępne bezpłatnie:

- WebPacka ISE w dowolnej wersji powyżej 3.3WP8.0 – udostępniony przez firmę Xilinx (www.xilinx.com),
- kompilatora asemblera dla PicoBlaze’a (*kcpsm3.exe*) – udostępniony przez firmę Xilinx (www.xilinx.com),
- opcjonalnie można skorzystać z IDE z symulatorem PicoBlaze’a – program pBlazIDE opracowany i udostępniony bezpłatnie przez holenderską firmę Mediatronix (www.mediatronix.com/tools).

Niezależnie od tego czy będziemy stosować liniowy kompilator asemblera, czy też zostanie wykorzystane środowisko zintegrowane (widok okna pBlazIDE pokazano na rys. 10), narzędziem niezbędnym do

zaimplementowania projektu w układzie PLD jest WebPack – kompletne środowisko projektowe dla układów firmy Xilinx. To właśnie WebPack odpowiada za prawidłową implementację samego procesora i wykorzystywanej przez niego pamięci programu w strukturę docelowego układu PLD.

Na rys. 11 zilustrowano pracę asemblera *kcpsm3.exe*, który na „wejściu”, oprócz pliku źródłowego potrzebuje także trzech plików zawierających „formatki” opisu pamięci w językach Verilog (*ROM_form.v*)



Rys. 10. Widok okna programu pBlazIDE

i VHDL (*ROM_form.vhd*) oraz w formacie *COEfficient* (*ROM_form.coe*), stosowanym (rzadko) przez niektóre narzędzia syntezy logicznej. Pliki zawierające „formatki” udostępnia firma Xilinx wraz z asemblerem, ich zawartości zalecam nie modyfikować.

Projektantów przyzwyczajonych do Windows (czyli – jak szacuję – 99,9 % czytających) „surowy” interfejs (w zasadzie jego brak) asemblera *kcpsm3.exe* z pewnością będzie deprymował. Wszystkich zdeprymowanych zachęcam do sięgnięcia po program pBlazIDE, którego efekty działania są w zasadzie identyczne jak *kcpsm3*.

Różnice w menmonikach



Mnemoniki niektórych rozkazów rozpoznawanych przez pBlazIDE są inne niż ustalone pierwotnie przez autora PicoBlaze’a. Różnice zestawiono w tab. 4.

FPGA i wyłączenie zasilania

Z małymi wyjątkami, układy FPGA mają przedziwną konstrukcję: za ich konfigurację (czyli spełnianą funkcję) odpowiada pamięć SRAM, która jest pamięcią ulotną – nie potrafi przechowywać danych bez zasilania. Tak więc, bez dodatkowych zabiegów, FPGA po włączeniu zasilania... nie może poprawnie działać!

Jak rozwiązano ten problem? Otóż przez krótki czas (do kilkuset milisekund od chwili włączenia zasilania) FPGA jest konfigurowany, co oznacza po prostu odtworzenie poprawnej zawartości konfigurującej pamięci SRAM. Dostępnych jest wiele sposobów konfiguracji, z których największą popularnością

w praktyce cieszą się wyspecjalizowane, zewnętrzne pamięci Flash z wyjściem szeregowym, które są przystosowane do automatycznego konfigurowania układów FPGA. Należy pamiętać, że niektóre rodziny układów FPGA są wyposażone w drugi rodzaj pamięci SRAM, która – w odróżnieniu od pamięci konfigurującej – jest dostępna dla aplikacji użytkownika. W układach Spartan 3 pamięć ta jest podzielona na bloki o nazwie BlockRAM.




Rys. 13. pBlaze wyraźnie wskazuje błędy wykryte w programie

różnice, do tego częściowo zniwelowane przez wbudowany w pBlazeIDE, ale warto o nich wiedzieć, dlatego w tab. 4. znajduje się ich zestawienie.

Mamy program – implementacji krok następny

Po napisaniu i przesymulowaniu programu nadchodzi czas implementacji rdzenia procesora i pamięci programu wraz z jej zawartością. Prosty program przykładowy, służący do zilustrowania implementacji pokazano na list. 3. Spełnia on niezwykle „fantazyjne” zadanie migania diodą LED dołączoną do portu wyjściowego o adresie 00. Kody poleceń dla procesora są zapisane (w prezentowanym przykładzie) w pliku *pico_te.vhd* (jego najważniejsze frag-

Tab. 4. Różnice pomiędzy mnemonikami rozpoznawanymi przez pBlazeIDE i kompilator KCPSM	
pBlazeIDE	KCPSM
RET	RETURN
RETI	RETURNI
ADDC	ADDCY
SUBC	SUBCY
IN	INPUT
OUT	OUTPUT
EINT	ENABLE INTERRUPT
DINT	DISABLE INTERRUPT



Rys. 11. Obieg plików projektowych przy użyciu asemlera kcpsm3.exe


exe (rys. 12), a daje on dodatkowo możliwość symulowania pracy PicoBlaze'a! pBlazeIDE obsługuje dwa formaty plików wejściowych i wyjściowych – zapisanych w VHDL lub w Verilogu. Zapewnia to wystarczającą uniwersalność narzędzia, ponieważ wszystkie znane mi współczesne syntezy języków HDL radzą sobie z implementacją pamięci ROM. pBlazeIDE generuje pliki

wyjściowe zawierające opis zawartości pamięci na podstawie szablonów (*ROM_form.vhd* i *ROM_form.v*). Konieczne jest użycie w pliku *.psm dyrektywy:

```
vhdl „ROM_form.vhd”, „pico_te.vhd”
lub (wbrew sugestii zawartej w nazwie dyrektywy)
vhdl „ROM_form.v”, „pico_te.v”,
```

gdzie *pico_te.vhd* i *pico_te.v* to nazwy plików wynikowych. Pliki wynikowe są generowane w chwili zainicjowania pracy symulatora, a ewentualne błędy są automatycznie wskazywane przez program, jak to widać na rys. 13 (opis po znaku „?” w lewej części okna).

Warto zwrócić uwagę, że mnemoniki niektórych poleceń rozpoznawane przez pBlazeIDE różnią się od przyjętych jako standardowe w liniowej wersji asemlera. Nie są to duże



Rys. 12. Obieg plików projektowych przy użyciu pBlazeIDE

