

Bezpieczeństwo projektów implementowanych w układach FPGA firmy Xilinx


Ochrona projektów implementowanych w FPGA nabiera coraz większego znaczenia, co owocuje powstawaniem różnych mitów.

W artykule przedstawimy inżynierskie realia na przykładzie układów FPGA firmy Xilinx.

Firma Xilinx jest twórcą koncepcji układów FPGA, które od zarania ich dziejów były wykonywane w technologii SRAM (z natury rzeczy są to pamięci ulotne). Takie rozwiązanie ma



R E K L A M A




Gamma Sp. z o.o.
ul. Kacza 6 lok A
01-013 Warszawa
tel. +48 22 862 75 00
fax. +48 22 862 75 01
www.gamma.pl
email : info@gamma.pl



Firma Gamma Sp. z o.o. została oficjalnym dystrybutorem produktów firmy Freescale

Freescale jest producentem rodziny układów:

- 8 bitowych mikrokontrolerów
- 16 bitowych mikrokontrolerów
- 32 bitowych mikrokontrolerów i procesorów
- układów analogowych
- pamięci
- układów Wireless
- układów Sieciowych i innych



Rys. 1. Układy FPGA z pamięcią konfiguracji typ SRAM każdorazowo po włączeniu zasilania kopiują konfigurację z zewnętrznej pamięci nieulotnej

W artykule skupiamy się wyłącznie na układach FPGA firmy Xilinx. Nieco szerzej sprawę zabezpieczania własności intelektualnej twórców projektów dla układów FPGA naświetlimy w listopadowym wydaniu EP.

niepodważalne zalety, między innymi umożliwia produkcję układów o dużych zasobach logicznych w przystępnych cenach, ale – niestety – nie jest pozbawione wad. Najpoważniejszą z nich jest konieczność stosowania zewnętrznych pamięci nieulotnych, w których jest przechowywana konfiguracja wszystkich komórek FPGA. Zawartość tej pamięci musi być każdorazowo po włączeniu zasilania kopiowana do pamięci konfiguracji (SRAM) układu FPGA (rys. 1). Takie rozwiązanie ma dwie (choć to nie wszystkie) oczywiste wady:

- podnosi koszt wykonania urządzenia, bowiem zewnętrzne pamięci nieulotne wykorzystywane do konfigurowania FPGA są relatywnie niezbyt tanie,
- dane wykorzystywane do konfigurowania FPGA można łatwo skopiować co powoduje, że bezpieczeństwo projektu jest bardzo małe, o czym świadczy zakwalifikowanie przez NIST (amerykański *National Institute of Standards and*

W naszych rozważaniach nie bierzemy pod uwagę możliwości „podglądania” projektów za pomocą klasycznych procedur *reverse-engineering*, czyli szlifowania struktur i ich analizy. W krajowych warunkach korzystanie z tak zaawansowanych metod kopiowania projektów jest mało prawdopodobne, ale trzeba sobie zdawać sprawę, że możliwe. Jedyne ograniczenie są możliwości finansowe zleceniodawcy.

Technology) takich rozwiązań do kategorii *Security Level 1*, co w praktyce oznacza brak ochrony.

Jak sobie z tym problemem poradzić?

Najprościej czyli najtrudniej


Z pewnością Czytelnicy mający doświadczenia z mikrokontrolerami i układami CPLD odpowiedzą, że dobrym rozwiązaniem problemu bezpieczeństwa byłoby zastąpienie matrycy SRAM pamięcią nieulotną, najlepiej gdy-

by była to pamięć reprogramowalna (Flash lub EEPROM), jak to pokazano na rys. 2. Niestety z powodu ograniczeń technologicznych (przekładających się na cenę struktury układu) nie jest możliwe (*de facto* nieopłacalne) wyprodukowanie układów FPGA o dużych zasobach logicznych w technologii Flash, bowiem powierzchnia tak wykonanej struktury niezbędna do wykonania układu programowalnego byłaby bardzo duża. Z tego między innymi wynikają dość wysokie ceny układów CPLD o liczbie mikrokomórek powyżej 80...100 – płacimy głównie za rozrzutne zagospodarowanie powierzchni krzemu.

Jak zatem wybrać z sytuacji?

Flash do środka

Alternatywnym i niemal równie skutecznym – jak „osadzenie” matrycy konfigurowalnej na pamięci Flash – rozwiązaniem rozważanego problemu jest zintegrowanie pamięci konfiguracyjnej (zazwyczaj nieulotnej pamięci z interfejsem szeregowym) w jednej obudowie ze strukturą FPGA. Ponieważ nie jest możliwe tanie połączenie „gęstej” technologii SRAM z technologią Flash w jednej strukturze, producenci dość często wybierają inne rozwiązanie: w jednej obudowie łączą ze sobą wyprodukowane




Rys. 2. Niewiele typów FPGA jest wyposażonych w nieulotną pamięć konfiguracji

niezależnie struktury układu FPGA i pamięci Flash (rys. 3). Taka technologia jest nazywana MCP (*Multichip Package*) lub MDP (*Multi-die Package*) – rys. 4.

Integracja konfiguratora i FPGA w jednej obudowie znacznie utrudnia nieuprawnione skopiowanie danych konfiguracyjnych, które są pobierane przez FPGA z pamięci nieulotnej. W ocenie NIST tego typu rozwiązania osiągają *Security Level 3*, w niektórych przypadkach nawet *Security Level 4*.

Niestety, z nieznanых przyczyn firma Xilinx nie wykorzystwała możliwości zabezpieczenia własności intelektualnej (IP – *Intellectual Property*) ukrytej w projektach implementowanych w układach Spartan 3AN, które wyposażono w wewnętrzny konfigurator (z interfejsem SPI). Mechanizmy oparte na weryfikacji oryginal-



Rys. 3. Niektóre typy układów FPGA są wyposażane w konfiguratory montowane w obudowach układów jako niezależne struktury



* wszystkie ceny NETTO w PLN, należy doliczyć 22% VAT

ZESTAWY LUTOWNICZE MOCY 100W

w nowym ukompletowaniu!

890,-

XY LF-7000
Zestaw lutująco-rozlutowujący

w zestawie:

- 210ESD: lutownica 32V/100W (200°C+480°C)
- DIA80: elektroniczny odsysacz 32V/80W (200°C+480°C)
- HAP80: rączka nadmuchu 80W
- podstawki, akcesoria

opcjonalnie:

- TWZ100: rączka pincetowa 100W

1190,-

XY LF-9000
Cyfrowy zestaw lutująco-rozlutowujący

w zestawie:

- 210ESD: lutownica 32V/100W (200°C+450°C)
- DIA80: elektroniczny odsysacz 32V/80W (200°C+480°C)
- HAP80: rączka nadmuchu 80W
- TWZ100: rączka pincetowa 100W
- XY426DLX: pochłaniacz oparów
- podstawki, akcesoria

299,-

XY LF-1000
Stacja cyfrowa

w zestawie:

- 210ESD: lutownica 32V/100W (200°C+450°C)
- podstawka

opcjonalnie:

- TWZ100: rączka pincetowa 100W

do w/w stacji oferujemy groty typu "LONG LIFE" w wykonaniu specjalnym do lutowania bezołowiowego

POPULARNE STACJE LUTOWNICZE

serwisy • pracownie dydaktyczne • hobby

169,-

XY 136ESD
z lut. 107ESD (24V/60W)

- efektywna grzałka ceramiczna
- port kalibracji temperatury
- blokada ustawionej temperatury
- opcja: TWZ60-rączka pincetowa

229,-

XY9-60D
Stacja cyfrowa z lut. 207ESD (24V/60W)

- port kalibracji temperatury
- blokada ustawionej temperatury
- opcja: TWZ50-rączka pincetowa

99,-

XY 369
z lutownicą 106 (230V/45W)

- efektywna grzałka ceramiczna
- BARDZO ATRAKCYJNA CENA

129,-

XY 168-3C
z lutownicą 207 (24V/60W)

- blokada ustawionej temperatury
- opcja: TWZ50-rączka pincetowa

99,-

XY 369
z lutownicą 106 (230V/45W)

- efektywna grzałka ceramiczna
- BARDZO ATRAKCYJNA CENA

129,-

XY 168-3C
z lutownicą 207 (24V/60W)

- blokada ustawionej temperatury
- opcja: TWZ50-rączka pincetowa

99,-

XY 369
z lutownicą 106 (230V/45W)

- efektywna grzałka ceramiczna
- BARDZO ATRAKCYJNA CENA

129,-

XY 168-3C
z lutownicą 207 (24V/60W)

- blokada ustawionej temperatury
- opcja: TWZ50-rączka pincetowa

Jesteśmy autoryzowanym przedstawicielem XYTRONIC od 1991 roku

BIALL Sp. z o.o.

Otomin, ul. Słoneczna 43, 80-174 GDAŃSK
tel. (0 58) 322 11 91, 92; fax (0 58) 322 11 93
e-mail: biall@biall.com.pl

Regionalne Biura Handlowe:


WARSZAWA, ul. Kłobucka 8
kom. 505 107 957
e-mail: warszawa@biall.com.pl

JAWORZNO, ul. Nowowiejska 15
kom. 509 755 010
e-mail: jaworzno@biall.com.pl




PN-EN ISO 9001:2001

WYSOKA JAKOŚĆ
ZA PRZYSTĘPNĄ CENĘ



Rys. 4. Widok struktury układu wykonanego w technologii MCP i jednocześnie MDP



Rys. 5. Droższe wersje FPGA wyposażono w moduły kryptograficzne deszyfrujące dane konfigurujące z wykorzystaniem klucza/kluczy zadanych przez konstruktora

ności pliku konfiguracyjnego w oparciu o „numer seryjny” DNA, w jaki wyposażono układy Spartan 3AN, są niestety kłopotliwe w stosowaniu i – niestety – podatne na „złamanie”.

Czy jesteśmy zatem bez szans?

Nie ma to jak kryptografia

Na szczęście nie, chociaż poprawa bezpieczeństwa kosztuje: projekty, którym trzeba zapewnić maksymalną ochronę przed kopiowaniem lub modyfikowaniem, należy implementować w układach wyposażonych w kryptograficzne systemy ochrony danych konfiguracyjnych. Uproszczoną budowę takiego systemu pokazano na rys. 5.

W ofercie firmy Xilinx są dostępne układy wyposażone w deszyfratory DES3 (Virtex II/Virtex II PRO) oraz AES z 256-bitowym kluczem ustalonym przez użytkownika (Virtex 4 i Virtex 5). Wymienione układy FPGA wyposażono w dodatkową pamięć SRAM służącą do przechowywania klucza (co jest niezbędne do

Liczba możliwych kluczy w przypadku algorytmu AES256 (stosowany do zabezpieczenia plików konfiguracyjnych w układach Virtex 4 i Virtex 5) wynosi aż $1,1 \times 10^{77}$, co praktycznie czyni niemożliwym złamanie tego zabezpieczenia.

poprawnego zdeszyfrowania danych konfiguracyjnych), która jest dostępna wyłącznie w trybie do zapisu poprzez interfejs JTAG. Żeby zapewnić prawidłową, automatyczną konfigurację FPGA po włączeniu zasilania, pamięć klucza trzeba zasilac za pomocą zewnętrznego ogniwa (baterii litowej). Z dodatkowego zasilania można zrezygnować, ale w takim przypadku po włączeniu zasilania i przed rozpoczęciem konfigurowania FPGA trzeba „ręcznie” wprowadzić do pamięci 256-bitowy klucz, w przeciwnym przypadku konfiguracja nie powiedzie się.

Podsumowanie

Z tego krótkiego przeglądu można wyciągnąć wniosek, że projekty implementowane w FPGA nie są bezpieczne. Sytuacja rzeczywiście nie zbyt dobra, ale w ostatnich latach ulega szybkiej poprawie: są bowiem wprowadzane na rynek układy FPGA wyposażone w coraz bardziej zaawansowane mechanizmy ochronne, których (niestety) wspólną cechą jest odczuwalny wpływ na ceny układów w nie wyposażonych. Wszystkie interesujące rozwiązania przedstawimy już za miesiąc.

Tymczasem konstruktorzy korzystający ze współczesnych, tanich wersji FPGA, mogą korzystać z alternatywnych metod ochrony swoich projektów, na przykład dwuetapową konfigurację (wprowadzenie modyfikacji klucza do aktualnej konfiguracji pobranej z konfiguratora, za pomocą mikrokontrolera poprzez JTAG) czy też wyposażenie urządzenia w generator autoryzacji (ciągu bitów spełniających rolę klucza) wykonany na układzie CPLD lub mikrokontrolerze z zabezpieczoną pamięcią programu. Są to jednak sposoby na utrudnienie skopiowania projektu, a nie jego gwarantowaną ochronę. Warto je jednak stosować w wymagających tego przypadkach: trudności związane z szybkim skopiowaniem projektu chronionego w nietypowy sposób są często wystarczającym środkiem ochronnym.

Piotr Zbysiński, EP
piotr.zbysinski@ep.com.pl