

LPC4000

Corteksowy DualCore z NXP



Konkurencja na rynku mikrokontrolerów rośnie, co zachęca producentów do różnorodnych, czasami wręcz zaskakujących, eksperymentów. Przykładem takiego eksperymentu są mikrokontrolery z rodziny LPC4000, w których producent zintegrował dwa rdzenie z rodziny Cortex-M, tworząc asymetryczną hybrydę dwurdzeniową, której możliwości – jak na razie – trudno oszacować choćby na papierze...

Dodatkowe informacje...
 ...o mikrokontrolerach LPC4000 są dostępne pod adresem:
<http://ics.nxp.com/products/mcus/cortex-m4/>

Czemu tak trudno je oszacować? Przede wszystkim dlatego, że w mikrokontrolerach LPC4000 zastosowano rdzeń Cortex-M4, z możliwościami którego niewiele osób na świecie miało możliwość – w praktyce – się spotkać. Drugą przyczyną trudności, to nie do końca jasny (z powodu ubogiej dokumentacji) mechanizm współpracy rdzenia „głównego” Cortex-M4 z rdzeniem „pomocniczym” Cortex-M0, a także brak na rynku narzędzi automatyzujących podział zadań pomiędzy rdzenie.

Zastrzeżenia te nie zmieniają faktu, że NXP podjęło poważne wyzwanie, wprowadzając w ekspresowym tempie (o zakupie przez NXP licencji na Cortex-M4 oficjalnie poinformowano 22.02.2010!) zaawansowany mikrokontroler o niestandardowej architekturze.

LPC4000 w ekspresowym skrócie

Schemat blokowy mikrokontrolerów z rodziny LPC4000 pokazano na **rysunku 1**. W jednej obudowie zintegrowano różne dwa rdzenie z rodziny Cortex-M, które są dołączone do magistrali AHB jako urządzenia *master* (**rysunek 2**). Obydwa rdzenie mają zbliżone możliwości komunikacyjne i mają dostęp (z niewielkimi wyjątkami) do tych samych przerwań, co pozwala m.in. na dość elastyczny podział realizowanych przez nie zadań. Komunikację pomiędzy rdzeniami zapewnia wydzielony obszar pamięci SRAM (*mailbox*), a informacje o przesyłanych wiadomościach są przekazywane za pomocą specjalnych przerwań obsługiwanych przez NVIC.

Obydwa rdzenie wbudowane w mikrokontrolery LPC4000 są przystosowane do taktowania sygnałami zegarowymi o częstotliwości do 150 MHz, a poza standardowym – bardzo bogatym – wyposażeniem peryferyjnym, w prezentowanych mikrokontrolerach zintegrowano także moduł kryptograficzny AES128, zaawansowany system generacji





Rysunek 1. Schemat blokowy mikrokontrolerów z rodziny LPC4000

Cortex-M4 w ekspresowym skrócie


Rdzeń Cortex-M4 jest rozbudowaną wersją rdzenia Cortex-M3, obsługującą większą liczbę poleceń, przede wszystkim związaną z realizacją algorytmów DSP. Wielu konstruktorów na świecie podważa możliwość pełnego zastąpienia klasycznych procesorów DSP i DSC rozwiązaniami takimi jak Cortex-M4 (ze względu na brak możliwości obsługi SIMD z MAC), ale wiele aplikacji – jak choćby sterowanie pracą silników elektrycznych – doskonale się nadaje do programowej obsługi algorytmów sterowania.

Na rysunku poniżej pokazano rozkazy obsługiwane przez poszczególne rdzenie z rodziny Cortex-M, co ułatwi orientację w zakresie poleceń obsługiwanych przez najpopularniejsze rdzenie z tej serii.





Rysunek 2. Podział bloków na *master* i *slave* AHB w mikrokontrolerach LPC4000



Rysunek 3. „Szpiegowska” roadmapa rodziny LPC4000

sygnałów taktujących CGU (*Clock Generation Unit*) umożliwiającą wytworzenie 21 sygnałów zegarowych, system generacji niezależnych sygnałów zerujących peryferia RGU (*Reset Generation Unit*), wyspecjalizowany interfejs do obsługi pamięci Serial Data Flash (SPIFI) z możliwością szyfrowania i deszyfrowania „w locie” danych w niej przechowywanych, a także zaawansowany timer SCT (*State Configurable Timer*), który jest de

facto prostym automatem programowanym przez programistę. Prezentowane mikrokontrolery wyposażono ponadto w kontroler EMI (*External Memory Interface*) do obsługi zewnętrznych pamięci asynchronicznych RAM, ROM, Flash itp. oraz pamięci SDRAM o organizacji 16 lub 32-bitowej z programowo wyzwalanym odświeżaniem zawartości.

Co nas czeka wkrótce?

W tabeli 1 zestawiono podstawowe informacje na temat wyposażenia, parametrów i możliwości mikrokontrolerów z podrodziny LPC4300, która jako pierwsza będzie oferowana w sprzedaży. Na rysunku 3 pokazano uproszczoną *roadmapę* przygotowaną przez producenta, ilustrującą planowany rozwój rodziny LPC4000 w najbliższej przyszłości. Pierwsze mikrokontrolery z rodziny LPC4000 producent obiecuje dostarczyć do sprzedaży na początku przyszłego roku, co – jeśli się uda – będzie można zaliczyć jako światowy rekord w prędkości opracowania i wprowadzenia do sprzedaży tak zaawansowanego, nowego opracowania półprzewodnikowego.

Czekamy zatem na ciąg dalszy, z tym większą niecierpliwością, że dopiero dwie firmy (Freescale i NXP) „przyznały się” do dużego zaawansowania wdrożeń bazujących na rdzeniu Cortex-M4. Co na to konkurencja?

Piotr Zbysiński, EP
piotr.zbysinski@ep.com.pl

Tabela 1. Zestawienie podstawowych cech i wyposażenia mikrokontrolerów z rodziny LPC4000

Typ	Pojemność pamięci Flash/ liczba banków	Pojemność pamięci SRAM	Stworzenie LCD	Ethernet MAC	HS USB	CAN	f _{PU} [MHz]	Obudowy
LPC4310	0/0	168kB	–	–	–	1	150	LQFP100, BGA144
LPC4312	512kB/1	104kB	–	–	–	1	150	LQFP100, BGA144
LPC4313	512kB/2	104kB	–	–	–	1	150	LQFP100, BGA144
LPC4315	768kB/2	136kB	–	–	–	1	150	LQFP100, BGA144
LPC4317	1MB/2	136kB	–	–	–	1	150	LQFP100, BGA144
LPC4320	0/0	200kB	–	–	1	1	150	LQFP100, BGA144
LPC4322	512kB/1	104kB	–	–	1	1	150	LQFP100, BGA144
LPC4323	512kB/2	104kB	–	–	1	1	150	LQFP100, BGA144
LPC4325	768kB/2	136kB	–	–	1	1	150	LQFP100, BGA144
LPC4327	1MB/2	136kB	–	–	1	1	150	LQFP100, BGA144
LPC4330	0/0	264kB	–	10/100	2	1	150	LQFP208, BGA180, LBGA256
LPC4333	512kB/2	136kB	–	10/100	2	1	150	LQFP208, BGA180, LBGA256
LPC4337	1MB/2	136kB	–	10/100	2	1	150	LQFP208, BGA180, LBGA256
LPC4350	0/0	264kB	+	10/100	2	1	150	LQFP208, BGA180, LBGA256
LPC4353	512kB/2	136kB	+	10/100	2	1	150	LQFP208, BGA180, LBGA256
LPC4357	1MB/2	136kB	+	10/100	2	1	150	LQFP208, BGA180, LBGA256