

# SoC-e na potęgę: nowe układy w ofercie firmy Altera

Miesiąc temu przedstawiliśmy zestaw startowy dla układów Cyclone V SoC, w którym zastosowano najtańsze układy System-on-Chip z oferty firmy Altera. W tym miesiącu przedstawimy dwie kolejne rodziny układów tego typu produkowanych przez tego producenta: Arria V SoC oraz Arria 10 SoC.

Altera podzieliła portfolio produkowanych przez siebie układów FPGA na dwie duże grupy:


- grupa typowych układów FPGA składająca się z podrodzin: Cyclone, Arria i Stratix,
- grupa układów SoC, które integrują w jednej strukturze „twarde” (implementowane w krzemie) rdzenie mikroprocesorowe oraz matrycę FPGA, składająca się z podrodzin: Cyclone, Arria oraz Stratix.

Układy należące do podrodziny Cyclone producent traktuje jako rozwiązanie bazowe dla konstrukcji tanich oraz wymagających zminimalizowania poboru prądu. Układy z podrodziny Arria są przeznaczone dla bardziej zaawansowanych aplikacji. O potencjale układów Stratix wymownie informuje hasło reklamowe, które brzmi: „*Delivering the Unimaginable*”. Jest dość trafne.

Liczbowe sufiksy w nazwach poszczególnych rodzin oznaczają ich generację, obecnie jako podzespoły najnowszych generacji oferowane są układy z rodzin: Cyclone V/Cyclone V SoC, Arria V/Arria V SoC oraz Stratix V, w przyszłym roku producent zamierza rozpocząć masową produkcję układów Arria 10/Arria 10 SoC oraz Stratix 10.

## SoC-e dla wymagających aplikacji

Obecnie w sieciach dystrybucyjnych są dostępne układy SoC piątej generacji (Cyclone V SoC oraz Arria V SoC). Układy Cyclone V SoC prezentowaliśmy nieco dokładniej w EP10/2013, teraz skrótowo przypomnimy ich możliwości, co pozwoli łatwiej je porównać z możliwościami układów Arria V SoC.



Rodzina Cyclone V SoC jest produkowana z wykorzystaniem technologii 28 nm, która umożliwiła zwiększenie maksymalnych częstotliwości taktowania i jednocześnie zmniejszenie poboru mocy, w stosunku do podobnych rozwiązań starszych generacji (jak choćby Cyclone IV). W układach Cyclone V SoC zaimplementowano (w krzemie) mikroprocesory dwurdzeniowe (2×Cortex-A9MPCore), kontroler pamięci DDR2/DDR3, interfejsy MAC Ethernet (do 1 Gb/s) oraz interfejsy PCIe.

W ramach rodziny Cyclone V SoC producent dostarcza trzy warianty układów, które różnią się między sobą dodatkowym wyposażeniem, przede wszystkim liczbą i możliwościami transceiverów szeregowych do szybkiej transmisji danych na niewielkie odległości (pomiędzy układami). Zestawienie najważniejszych cech i wyposażenia wszystkich podrodzin tworzących rodzinę Cyclone V pokazano w tabeli 1.

I tak:

**Cyclone V SE** – to układy z wbudowanymi jednym (przedostatnia litera w symbolu oznaczenia typu to „S”) lub dwoma rdzeniami Cortex-A9MPCore, charakteryzujące się relatywnie niską ceną i poborem mocy,

**Dodatkowe informacje**  
W artykule wykorzystano materiały udostępnione przez firmę EBV Elektronik ([www.ebv.com](http://www.ebv.com)), która jest w Polsce dystrybutorem układów produkowanych przez Alterę.

przeznaczone do stosowania w aplikacjach embedded, DSP i logicznych.

**Cyclone V SX** – to układy z wbudowanymi dwoma rdzeniami Cortex-A9MPCore, wyposażone w transceivery komunikacyjne (do 9 kanałów) przystosowane do transmisji danych z prędkością do 3,125 Gb/s.

**Cyclone V ST** – to układy z wbudowanymi dwoma rdzeniami Cortex-A9MPCore, wyposażone w transceivery komunikacyjne (do 9 kanałów) przystosowane do transmisji danych z prędkością do 5 Gb/s.

Z myślą o aplikacjach o większych wymaganiach sprzętowych (zarówno co do zasobów, jak i ich parametrów czasowych), firma Altera wyposażyla w rdzenie Cortex-A9MPCore także układy z rodziny Arria V, które charakteryzują się znacznie większymi niż Cyclone V zasobami logicznymi, większą pojemnością wbudowanej, konfigurowanej pamięci RAM, większą liczbą sprzętowych multiplikatorów, większą liczbą transceiverów szeregowych, które są także znacznie

Tab. 1. Zestawienie najważniejszych elementów wyposażenia układów tworzących rodzinę Cyclone V SoC i ich parametrów

Cecha	Cyclone V SE SoC	Cyclone V SX SoC	Cyclone V ST SoC
Wbudowane rdzenie	2×ARM Cortex-A9MPCore		
Maksymalna częstotliwość taktowania CPU	925 MHz <sup>1</sup>		
Liczba LE	25000 – 110000		85000 – 110000
Pojemność wbudowanej pamięci RAM	5761 kb		
Liczba sprzętowych multiplikatorów 18×19	112		
Maksymalna liczba transceiverów szeregowych	–	9	
Maksymalna prędkość transmisji transceiverów szeregowych	–	3,125 Gb/s	6,144 Gb/s
Wbudowane kontrolery pamięci	HPS: ×1 32 bit, 400 MHz DDR2/DDR3 z ECC FPGA: ×1 32 bit, 400 MHz, DDR2/DDR3		
Interfejsy zaimplementowane w krzemie	×2 10/100/1000 EMAC – HPS	×2 10/100/1000 EMAC – HPS ×2 PCIe Gen2 ×8 – FPGA	


<sup>1</sup>Uwaga! Do niedawna producent określał maksymalną wartość częstotliwości taktowania wbudowanych rdzeni Cortex-A9MPCore na wartość 800 MHz.

Tabela 2. Zestawienie najważniejszych elementów wyposażenia układów tworzących rodzinę Arria V SoC i ich parametrów


Cecha	Arria V SX SoC	Arria V ST SoC
Wbudowane rdzenie	2×ARM Cortex-A9MPCore	
Maksymalna częstotliwość taktowania CPU	1,05 GHz	
Liczba LE	350 – 462K	
Pojemność wbudowanej pamięci RAM	23 Mb	
Liczba sprzętowych multiplikatorów 18×19	2316	
Maksymalna liczba transceiverów szeregowych (6 Gb/s/10 Gb/s)	30/0	30/18
Maksymalna prędkość transmisji transceiverów szeregowych	6 Gb/s	10 Gb/s
Wbudowane kontrolery pamięci	HPS: ×1 32-bit, 533MHz DDR3 w/ ECC FPGA: ×3 32-bit, 533 MHz, DDR3	
Interfejsy zaimplementowane w krzemie	×2 10/100/1000 EMAC – HPS ×2 PCIe Gen2 ×8 – FPGA	

### Czemu Cortex-A9?

Rdzenie z serii Cortex-A są przeznaczone do stosowania w zaawansowanych systemach mikroprocesorowych, przede wszystkim multimedialnych. Bazują one na architekturze ARMv7-A, charakteryzują się wydajnością 2,5 DMIPS/MHz, obsługują dwa zestawy instrukcji niskopoziomowych Thumb i Thumb2. Rdzeń Cortex-A9MPCore został wybrany do implementacji w układach SoC ze względu na możliwość jego łatwego skalowania i doboru wyposażenia w zależności od potrzeb aplikacji. Porównanie cech tego rdzenia z pozostałymi rdzeniami Cortex-A przedstawiono w tabeli.



	Cortex-A9	Cortex-A7	Cortex-A12	Cortex-A15
<b>V7</b>	SMP extensions	SMP / LPAE / Virtualization extensions		
<b>NEON-VFP</b>	Yes (Optional)	Yes		
<b>Integrated PTM</b>	Separate macrocell	Yes (integrated)		
<b>Max CPU / Cluster</b>	4	4		
<b>L2 Cache</b>	External – L2C-310	Integrated		
<b>L2 Cache protection</b>	Optional ECC	Optional ECC		
<b>L1 Cache protection</b>	Optional Parity, SED	None	None	Optional ECC, SECEDED
<b>Cache Line Size</b>	32 Bytes L1 and L2	64 Bytes L1 and L2		
<b>AXI Bus Interface</b>	2 x 64-bit	1 x 128-bit	1 x 128-bit	1 x 64/128-bit
<b>Physical Address</b>	32-bit	40-bit		



szybsze niż ich odpowiedniki w układach Cyclone.

W stosunku do układów Cyclone V SoC w Arria V SoC szybciej mogą być taktowane rdzenie Cortex-A9MPCore (planowane jest osiągnięcie jeszcze w tym roku częstotliwości 1,2 GHz, obecnie dostępne są układy o maksymalnej dopuszczalnej częstotliwości taktowania 1,05 GHz).


Podobnie jak miało to miejsce we wcześniej prezentowanej rodzinie Cyclone V SoC, także układy Arria V SoC dostępne są w różnych wariantach wyposażenia dodatkowego, przy czym liczba i typ rdzeni mikrokontrolerowych oraz liczba wbudowanych w krzem interfejsów, pozostają w nich takie same, jak widać to w zestawieniu w **tabeli 2**.

### Narzędzia

Układy SoC występują w oficjalnej ofercie Altery od wielu miesięcy, ale dopiero niedawno w środowisku Quartus II (wersje od 13.0) zawarto narzędzia niezbędne do realizacji projektów w matrycach FPGA zastosowanych w układach Cyclone V SoC i Arria V SoC. Oprócz narzędzi do syntezy logicznej, które obsługują układy Cyclone V SoC z 85000 oraz 110000 LE oraz Arria V SoC z 350000 oraz 460000 LE, nowe wersje pakietu Quartus II wyposażono także w kreator konfiguracji rdzeni Cortex-A9MPCore (w nomenklaturze producenta są określane mianem HPS, od *Hard Processor System*). Pakiet Quartus II umożliwia realizację projektów implementowanych w FPGA, natomiast dla programistów chcących przygotować aplikację dla części mikroprocesorowej układów SoC, polecany jest pakiet narzędzi bazujących na ARM Development Studio 5 (Altera Edition Toolkit – **rysunek 1**). Obydwa narzędzia ze sobą współpracują, co oznacza, że projektant może weryfikować funkcjonalnie działanie logiki zaimplementowanej w FPGA, która współpracuje z CPU wykonującymi zadany program.

Obydwa pakiety narzędzi są dostępne w wersjach: komercyjnej i bezpłatnej, które mają – co oczywiste – ograniczenia, przy czym nie są one specjalnie dokuczliwe na etapie poznawania układów SoC i implementowania prostych (jak na SoC) projektów.

Altera – samodzielnie i we współpracy z innymi firmami – oferuje także zestawy startowe i ewaluacyjne, jak na przykład doskonale wyposażoną, bardzo uniwersalną płytę Cyclone V SoC Development Kit (**fotografia 2**), czy nieco prostszy konstrukcyjnie, ale lepiej dostosowany do praktycznego



Rysunek 1. Widok okien systemu DS5, który umożliwia pisanie aplikacji na rdzenie Cortex-A



Fotografia 2. Wygląd zestawu ewaluacyjnego Cyclone V SoC Development Kit



Fotografia 3. Wygląd zestawu ewaluacyjnego SoCrates firmy EBV

aplikowania, prezentowany w EP10/2013 komputer *embedded* o nazwie SoCrates (fotografia 3).


Podobne rozwiązania oferują także inne firmy, bowiem układy SoC firmy Altera ze względu na swoje cechy funkcjonalne i dostępność bezpłatnych narzędzi szybko zdobywają rynek.

### Plany na 2014

Z dużym wyprzedzeniem Altera poinformowała o planowanym wprowadzeniu do produkcji kolejnej, oznaczonej liczbą „10”, generacji układów SoC bazujących na matrycach FPGA z rodziny Arria. Są to układy – odwołując się do ich producenta „Niezbędne w aplikacjach ery Zetabajtowej”, co w domyśle oznacza „ultra” parametry, w tym przede wszystkim możliwości transmisji i obróbki bardzo szybkich sygnałów, a także wysokich częstotliwości taktowania CPU. Bardzo pobieżne (jak na razie brak jest szczegółów pozwalających na podanie dokładniejszych parametrów) porównanie cech układów Arria V SoC i Arria 10 SoC znajduje się w tabeli 3.

Bardzo podkreślaną przez producenta cechą układów Arria 10 SoC ma być dalsze zredukowanie poboru energii, co uzyskano nie tylko dzięki zmniejszeniu wymiaru charakterystycznej technologii użytej do produkcji układów, ale także dynamicznie dobieranemu – w zależności od bieżących potrzeb logiki zaimplementowanej w FPGA – napięciu zasilania (funkcja *SmartVoltage*, rysunek 4) oraz zautomatyzowanemu konfigurowaniu przez pakiet Quartus II ścieżek komunikacyjnych wewnątrz FPGA: tylko te, które tego wymagają pracują z dużą szybkością (i pobierają przy tym dużo energii), pozostałe są automatycznie przełączane w tryb oszczędzania energii (*Programmable Power Technology*, rysunek 5).


Nowa generacja układów SoC kryje przed nami jeszcze wiele tajemnic, producent określa jasno aczkolwiek bardzo ogólnie kierunek rozwoju produkowanych przez siebie układów: będą szybsze, będą oferowały



Rysunek 4. Ilustracja działania funkcji SmartVoltage, która ma być standardowym wyposażeniem układów Arria 10, wspomagającym oszczędzanie energii

Tabela 3. Wstępne porównanie cech i parametrów układów Arria V SoC z układami Arria 10 SoC

Cecha	Arria V SoC	Arria 10 SoC
Rok wprowadzenia do produkcji	2013	2014
Technologia	28 nm	20 nm
Wbudowane CPU	Dual-core ARM Cortex-A9 MPCore	Dual-core ARM Cortex-A9 MPCore
Maksymalna częstotliwość taktowania CPU	1,05 GHz	1,5 GHz



Rysunek 5. Układy Arria 10 mają być wyposażone w system programowego konfigurowania wewnętrznych ścieżek komunikacyjnych z podziałem na szybkie (energożerne) i wolne (o obniżonym poborze mocy), które będzie automatycznie konfigurował pakiet Quartus II

coraz więcej zasobów logicznych a przy tym będą pobierały coraz mniej energii.

### Podsumowanie


Zastosowanie we własnej aplikacji układu SoC jest zadaniem, przed którym większość Czytelników EP dopiero stanie, ale raczej w niezbyt odległej przyszłości. W ich szybkim upowszechnianiu przeszkadzają nieco przyzwyczajenia do klasycznych rozwiązań konstrukcyjnych, z wyraźnym zaznaczonym rozdziałem sprzętu od oprogramowania, a takiej konieczności zaprzeczają możliwości współczesnych układów SoC.

Ponieważ w zespole redakcyjnym panuje przekonanie, że era „SoC pod każdym dachem” jest bliska, przygotowaliśmy ten właśnie artykuł i mamy nadzieję, że zebrane przez nas informacje ułatwią naszym Czytelnikom start z tymi nowoczesnymi układami. Trzymamy kciuki!

Piotr Zbysiński, EP

REKLAMA

## Wyświetlacz 3D






<http://www.youtube.com/watch?v=ZcJWZLkp8Qo>

Zaskakujące trójwymiarowe ruchome motywy i efekty cieszą oko każdego widza. Chcesz wiedzieć, jak je stworzyć? Być może jako miłośnik elektroniki już spotkałeś się z podobnymi projektami wyświetlaczy, chociażby na internetowych portalach wideo. Prawdopodobnie uważasz, że budowa takiego przestrzennego wyświetlacza to coś bardzo trudnego. Okazuje się, że prawda jest inna. Owszem, trzeba troszkę znać się na programowaniu. Owszem, budowa samej przestrzennej konstrukcji wymaga trochę cierpliwości. Jednak w sumie uzyskane efekty z nawiązką rekompensują trud włożony w wykonanie. Cały układ składa się z powszechnie dostępnych i tanich elementów.

Prezentowane urządzenie nie ma konkretnie ukierunkowanego przeznaczenia. Daje duże pole do popisu posiadaczowi. Może służyć na przykład jako lampka nocna w pokoju dziecięcym, ozdoba na biurko, a także jako wyszukana reklama. Wyświetlacz może również świetnie sprawdzić się w roli przyrządu do ćwiczeń programowania.

## AVT3060



[www.sklep.avt.pl](http://www.sklep.avt.pl)